[发明专利]集成电路存储器及其形成方法、半导体集成电路器件有效
申请号: | 201810439588.9 | 申请日: | 2018-05-09 |
公开(公告)号: | CN108461496B | 公开(公告)日: | 2023-09-29 |
发明(设计)人: | 请求不公布姓名 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00;H01L29/10;H01L29/78;H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 存储器 及其 形成 方法 半导体 器件 | ||
1.一种集成电路存储器的形成方法,其特征在于,包括:
提供一衬底,并形成多条位线在所述衬底上,所述位线沿着第一方向延伸;
形成多个有源柱体在所述位线上,所述有源柱体的底端部连接至所述位线;其中,所述有源柱体的形成方法包括:形成一牺牲层在所述衬底上,所述牺牲层中开设有多个通孔,所述通孔暴露出所述位线;以及,填充有源材料在所述通孔中以形成所述有源柱体,并去除所述牺牲层;以及,
形成多条字线在所述衬底上,所述字线沿着第二方向延伸,所述字线在其延伸方向上连接有栅极管,所述栅极管环绕相应的有源柱体的外侧壁,并由所述有源柱体和所述栅极管共同构成所述集成电路存储器的立式存储晶体管。
2.如权利要求1所述的集成电路存储器的形成方法,其特征在于,所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。
3.如权利要求1所述的集成电路存储器的形成方法,其特征在于,在形成所述字线之后,还包括:
形成一存储元件在所述立式存储晶体管的上方,所述存储元件与所述有源柱体的顶端部电性连接。
4.如权利要求1所述的集成电路存储器的形成方法,其特征在于,所述通孔的形状包括圆柱形。
5.如权利要求1所述的集成电路存储器的形成方法,其特征在于,在形成所述有源柱体之后,以及形成所述字线之前,还包括:
形成一绝缘介质层在所述衬底上,所述绝缘介质层填充相邻所述位线之间的间隙并覆盖所述位线。
6.如权利要求1所述的集成电路存储器的形成方法,其特征在于,所述字线和所述栅极管的形成方法包括:
形成一传导材料层在所述衬底上,所述传导材料层覆盖所述有源柱体的顶表面和侧壁,并覆盖相邻的所述有源柱体之间的膜层表面;以及,
提供一掩膜版,所述掩膜版中定义有多条沿着第二方向延伸的线条,利用所述掩膜版对所述传导材料层执行回刻蚀工艺,以形成与所述线条对应的传导线;其中,所述传导线中环绕所述有源柱体外侧壁的部分构成所述栅极管,所述传导线中连接相邻的所述栅极管的部分构成所述字线的连接线部。
7.如权利要求6所述的集成电路存储器的形成方法,其特征在于,在对所述传导材料层执行回刻蚀工艺之后,还包括:
形成一介质材料层在所述衬底上,所述介质材料层填充相邻的所述栅极管之间的间隙,并覆盖位于所述有源柱体顶表面的传导材料层;
对所述介质材料层执行平坦化工艺,以去除所述介质材料层中覆盖所述有源柱体顶表面的部分,直至暴露出所述传导材料层;以及,
对所述介质材料层和所述传导材料层继续执行平坦化工艺,以去除位于所述有源柱体顶表面的传导材料层,直至暴露出所述有源柱体的顶表面。
8.如权利要求7所述的集成电路存储器的形成方法,其特征在于,在暴露出所述有源柱体的顶端部之后,还包括:
执行离子注入工艺,以形成第二掺杂区在所述有源柱体的顶端部中。
9.如权利要求1所述的集成电路存储器的形成方法,其特征在于,所述字线的延伸方向在所述衬底上的投射影像和所述位线相交并具有一夹角,所述夹角的角度介于50°~70°。
10.如权利要求1~9任一项所述的集成电路存储器的形成方法,其特征在于,多条所述字线和多条所述位线空间相交并具有多个交叠区域,一个交叠区域对应一个所述有源柱体,多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810439588.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:包括掩埋电容结构的半导体器件及其形成方法
- 下一篇:一种存储单元结构及存储器