[发明专利]仿真器及代码执行异常断点实现方法

权利要求书

1.一种仿真器，其特征在于，包括：地址比较模块、处理器核、断点地址范围寄存器、调试模块和集成开发环境模块；所述地址比较模块通过一组地址线与处理器核相连接，通过断点触发信号线与调试模块相连接，通过一组数据读取线与断点地址范围寄存器相连接；所述断点地址范围寄存器通过一组数据写入线与调试模块相连接，所述调试模块通过调试通道与安装在用户电脑上的集成开发环境模块相连接；

所述断点地址范围寄存器中存放着用户设置的正常用户代码地址范围数据，用户程序代码全速执行时，所述地址比较模块实时获取来自处理器核的取下一条要执行的代码语句时的代码语句地址信息，通过数据读取线从所述断点地址范围寄存器中读取正常用户代码地址范围数据，并比对和判断所述下一条要执行的代码语句地址是否在所述正常用户代码地址范围内，如果在正常用户代码地址范围内，则不向调试模块发出触发断点信号，如果不在正常用户代码地址范围内，则向调试模块发出触发断点信号。

2.如权利要求1所述的仿真器，其特征在于：所述调试模块接收到触发断点信号后，停止执行用户程序，并把停止执行时的用户程序地址发送给集成开发环境模块，在用户电脑上显示出来。

3.如权利要求1或2所述的仿真器，其特征在于：所述集成开发环境模块通过调试通道向调试模块下发需要设置的正常用户代码地址范围数据，所述调试模块通过数据写入线把正常用户代码地址范围数据写入到断点地址范围寄存器中。

4.一种仿真器，其特征在于，包括：地址比较模块、处理器核、断点地址范围寄存器、调试模块和用户电脑；所述地址比较模块通过一组地址线与处理器核相连接，通过断点触发信号线与调试模块相连接，通过一组数据读取线与断点地址范围寄存器相连接；所述断点地址范围寄存器通过一组数据写入线与调试模块相连接，所述调试模块通过调试通道与用户电脑相连接。

5.如权利要求4所述的仿真器，其特征在于：所述用户电脑上安装有集成开发环境模块，所述调试模块通过调试通道与安装在用户电脑上的集成开发环境模块相连接。

6.如权利要求4所述的仿真器，其特征在于：所述地址比较模块、断点地址范围寄存器和调试模块采用FPGA构成。

7.一种代码执行异常断点实现方法，其特征在于：用户程序代码全速执行时，实时获取来自处理器核的取下一条要执行的代码语句时的代码语句地址信息，并将其与用户设置的正常用户代码地址范围数据进行比对，判断所述下一条要执行的代码语句地址是否在正常用户代码地址范围内；如果在正常用户代码地址范围内，则不发出触发断点信号；如果不在正常用户代码地址范围内，则发出触发断点信号；调试模块接收到触发断点信号后，马上停止执行用户程序，并把停止执行时的用户程序地址通过调试通道发送给集成开发环境软件，在用户电脑上显示出来。