[发明专利]逐次逼近模数转换器及转换方法

说明书

本发明公开了一种逐次逼近模数转换器，逐次逼近控制逻辑电路采用如下时序步骤进行模数转换的控制：步骤一、进行第一次采样；步骤二、对采样信号进行完整时序的逐次模数转换；步骤三、进行下一次采样；步骤四、对步骤三的采样信号进行逐次模数转换，包括分步骤：步骤41、判断前次N位数字输出信号的低M位是否都为1或都为0，如果是则进行步骤二；如果否则进行步骤42；步骤42、仅对低M位的结果进行逐次模数转换，第N位至第M+1位的结果直接采用前次N位数字输出信号的第N至M+1位的结果；重复步骤三和步骤四直至采用转换完成。本发明还公开了一种逐次逼近模数转换方法。本发明能减少采样转换周期，提高速度和降低功耗。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种逐次逼近模数转换器。本发明还涉及一种逐次逼近模数转换器的转换方法。

背景技术

逐次逼近模数转换器(SAR ADC)以中等转换精度(8～16位)、中等转换速度(5MS/s以下)、低功耗、低成本、兼容现代CMOS工艺和易于按比例缩小的综合优势，被广泛采用。

如图1所示，是现有逐次逼近模数转换器的结构图；逐次逼近模数转换器包括：采样保持电路，N位数模转换器(DAC)，比较器103，逐次逼近控制逻辑电路102。通常，采用电容阵列101同时实现采样保持电路和N位数模转换器。其中作为与精度和速度相关的重要组成部分，数模转换器(DAC)起着将参考电压(Vref)进行二分的关键性作用。

逐次逼近模数转换器用二进制查找法来决定匹配模拟输入信号的最接近的数字值。

将输入的模拟输入信号即输入电压Vin与已知的参考电压vrefn和Vrefp进行多次比较，在逐次逼近控制逻辑电路102的控制下，使转换后的数字值在数值上逐次逼近输入模拟量的对应值。

在采样阶段，将模拟输入信号采样到DAC的电容阵列101上。

开始转换后，逐次逼近控制逻辑电路102在时钟输入的控制下控制N位数模转换器输出一个1/2Vref的模拟信号，采样信号和1/2Vref进行比较得到最高位即MSB的值；之后，进行下一次的比较，下一次比较时N位数模转换器根据MSB的值输出一个3/4Vref或1/4Vref的模拟信号，之后采样信号和3/4Vref或1/4Vref中的一个进行比较得到次高位的值。以此类推，比较器103不断对比输入端，直到完成最低有效位(LBS)的转换，至此各位的码值均已确定，逐次逼近转换完成。

采样保持电路和N位数模转换器通常采用电容阵列101同时实现，如图2所示，是现有12位逐次逼近模数转换器的一段式电容阵列结构，可知，共包括12个位权重电容以及一个终端电容C113，最低位(LSB)权重电容C101的电容值为1个单位电容即C，从低位往高位位权重电容的电容值依次增加1倍，最高位(MSB)权重电容C112的电容值为2¹¹C；终端电容C113的电容值为C。各位权重电容以及终端电容C113的上极板连接在一起并引出输出端Vout，各位权重电容以及终端电容C113的下极板和一刀三掷开关连接，在控制信号的控制下各所述一刀三掷开关的另一端连接输入电压Vin、正相参考电压Vrefp和反相参考电压Vrefn中的一个；对于不采用差分参考电压信号Vrefp和Vrefn的情形，则有在控制信号的控制下各所述一刀三掷开关的另一端连接输入电压Vin、参考电压和地中的一个。输出端Vout通过一个切换开关连接到共模电平Vcm。