[发明专利]超高精度低代价高阶补偿带隙基准电路在审
| 申请号： | 201810451456.8 | 申请日： | 2018-05-11 |
| 公开（公告）号： | CN108469866A | 公开（公告）日： | 2018-08-31 |
| 发明（设计）人： | 杨平;岑远军;李永凯;李大刚;齐旭;刘建康 | 申请（专利权）人： | 成都华微电子科技有限公司 |
| 主分类号： | G05F1/567 | 分类号： | G05F1/567 |
| 代理公司： | 成都惠迪专利事务所(普通合伙) 51215 | 代理人： | 刘勋 |
| 地址： | 610000 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 宽长比 电阻 带隙基准电路 高阶补偿 晶体管组 低代价 串联 带隙基准电压 接地 控制端 输出端 输入端 源极 集成电路 | ||
【权利要求书】：
1.超高精度低代价高阶补偿带隙基准电路，包括：
串联的第一PMOS管和第六NMOS管，第一PMOS管的栅极和漏极连接，第六NMOS管的源极通过第一电阻和第一晶体管接地；
串联的第二PMOS管和第七NMOS管，第七NMOS管的漏极和栅极连接，
第三PMOS管的漏极通过第二电阻接地，
第四PMOS管的漏极通过第三晶体管接地，第三晶体管的基极接第三MOS管的漏极；
第五PMOS管的漏极通过第四晶体管接地，第四晶体管的基极接第四MOS管的漏极；
第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管的栅极相接；
其特征在于，第七NMOS管的源极接晶体管组的输入端，晶体管组的输出端和控制端接地；所述晶体管组由8个PNP晶体管构成，其中每个晶体管的发射极连接到晶体管组的输入端，每个晶体管的集电极连接到晶体管组的输入端，集电极和基极接地；
第一PMOS管、第二PMOS管、第三PMOS管的宽长比相同，均为一个单位宽长比；
第六NMOS管和第七NMOS管的宽长比相同；
第四PMOS管和第五PMOS管的宽长比均为2.375倍单位宽长比，第一电阻R1的电阻值R1＝35424Ω，第二电阻R2的电阻值R2＝119260.8Ω。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都华微电子科技有限公司，未经成都华微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810451456.8/1.html，转载请声明来源钻瓜专利网。
