[发明专利]闪存控制器和设置在闪存控制器中的编码器和编码器

说明书

本发明公开了编码方法：将多个数据区块进行处理以产生多个局部校验码区块，其中所述多个局部校验码区块包括第一部分及第二部分；使用第一计算电路以根据所述第二部分以产生第一计算结果；根据所述第一计算结果来调整所述多个局部校验码区块的所述第一部分；对所述调整后第一部分进行循环卷积操作，以产生第一部分的校验码区块；以及使用第二计算电路以至少根据所述第一部分的校验码区块来产生第二部分的校验码区块；其中所述第一部分的校验码区块及所述第二部分的校验码区块是作为对所述多个数据区块进行编码后所产生的多个校验码区块。本发明通过将局部校验码区块分为两个部分操作，可降低编码器中的循环卷积计算所需要的硬件。

技术领域

本发明涉及编码器，尤其涉及一种应用在闪存控制器中的编码器。

背景技术

在一般的编码器中，会具有一个校验码检查矩阵(parity-check matrix)，以供编码器检查所产生出来的校验码是否正确。举例来说，编码器在对数据进行编码以产生校验码之后，会将数据与校验码和此校验码检查矩阵进行相乘，而若是相乘结果等于“0”则判断编码正确；而若是相乘结果不等于“0”则判断编码错误。因应此校验码检查矩阵，编码器会具有一相对应的校验码产生矩阵以供产生适合的校验码，然而，在某些情况下，校验码产生矩阵可能无法被找到，因此编码器会需要进行多个矩阵乘法操作及/或补偿/调整操作，以产生类似使用校验码产生矩阵所产生的校验码，因此会增加编码器的复杂度。特别地，上述多个矩阵乘法操作通常会包括循环卷积(circulant convolution)计算，因此更会大幅增加编码器的硬件成本。

发明内容

因此，本发明的目的之一在于提出一种编码器，其可以降低编码器中的循环卷积计算所需要的硬件，以避免现有技术中所述的硬件成本大幅增加的情形。

在本发明的一个实施例中，公开了一种编码器，其包括有一第一桶式移位器模块、一第一计算电路、一调整电路、一第一循环卷积计算电路以及一第二计算电路。所述第一桶式移位器模块用于将多个数据区块进行处理以产生多个局部校验码区块，其中所述多个局部校验码区块包括了一第一部分及一第二部分；所述第一计算电路耦接于所述第一桶式移位器模块，且用于根据所述第二部分以产生一第一计算结果；所述调整电路用于根据所述第一计算结果来调整所述多个局部校验码区块的所述第一部分，以产生一调整后第一部分；所述第一循环卷积计算电路耦接于所述调整电路，且用于对所述调整后第一部分进行循环卷积操作，以产生一第一部分的校验码区块；以及所述第二计算电路耦接于所述第一循环卷积计算电路，且用于至少根据所述第一部分的校验码区块以产生一第二部分的校验码区块；其中所述第一部分的校验码区块及所述第二部分的校验码区块是作为所述编码器针对所述多个数据区块所产生的多个校验码区块。

在本发明的另一个实施例中，公开了一种闪存控制器，其中所述闪存控制器是用来存取一闪存模块，且所述闪存控制器包括有一存储器、一微处理器以及一编码器，其中所述存储器用来存储一程序代码；所述微处理器用来执行所述程序代码以控制对所述闪存模块的存取；且所述编码器用于对所述多个数据区块进行编码以得到多个校验码区块。此外，所述编码器包括有一第一桶式移位器模块、一第一计算电路、一调整电路、一第一循环卷积计算电路以及一第二计算电路。所述第一桶式移位器模块用于将多个数据区块进行处理以产生多个局部校验码区块，其中所述多个局部校验码区块包括了一第一部分及一第二部分；所述第一计算电路耦接于所述第一桶式移位器模块，且用于根据所述第二部分以产生一第一计算结果；所述调整电路用于根据所述第一计算结果来调整所述多个局部校验码区块的所述第一部分，以产生一调整后第一部分；所述第一循环卷积计算电路耦接于所述调整电路，且用于对所述调整后第一部分进行循环卷积操作，以产生一第一部分的校验码区块；以及所述第二计算电路耦接于所述第一循环卷积计算电路，且用于至少根据所述第一部分的校验码区块以产生一第二部分的校验码区块；其中所述第一部分的校验码区块及所述第二部分的校验码区块是作为所述编码器针对所述多个数据区块所产生的多个校验码区块。