[发明专利]用于形成互连的垂直沟道器件和半导体结构的方法

权利要求书

1.一种用于在半导体结构(100)上形成互连的垂直沟道器件的方法，所述互连的垂直沟道器件包括从第一底电极区(102)延伸的第一垂直沟道结构(111)以及从第二底电极区(104)延伸的第二垂直沟道结构(112)，所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)从覆盖所述第一底电极区和所述第二底电极区(102、104)的介电层(108)突出，所述方法包括：

形成露出所述第一底电极区(102)的第一孔洞(120)以及露出所述第二底电极区(104)的第二孔洞(122)，所述第一孔洞和所述第二孔洞(120、122)垂直延伸穿过所述介电层(108)，

形成包括至少一个导电层(124、126、128)的栅级导体(130)，所述栅级导体(130)填充所述第一孔洞和所述第二孔洞(120、122)并嵌埋所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)的突出部，以及

在介电层(108)上形成包括分立图案部分(132、134)的集合的导电图(130’)，其中形成所述导电图(130’)包括：

形成第一图案部分(132)，所述第一图案部分(132)包括包裹在所述第一垂直沟道结构(111)的突出部周围的第一栅部(132g)、被布置在所述第二孔洞(122)中的第一底电极接触部(132b)、以及在所述第一底电极接触部(132b)与所述第一栅部(132g)之间延伸的第一交叉耦合部(132x)，以及

形成第二图案部分(134)，所述第二图案部分(134)包括包裹在所述第二垂直沟道结构(112)的突出部周围的第二栅部(134g)、被布置在所述第一孔洞(120)中的第二底电极接触部(134b)、以及在所述第二底电极接触部(134b)与所述第二栅部(134g)之间延伸的第二交叉耦合部(134x)，

其中形成所述导电图(130’)进一步包括在所述栅级导体(130)上方形成蚀刻掩模(140)以及在所述蚀刻掩模(140)露出的区域中蚀刻所述栅级导体(130)，所述蚀刻掩模(140)包括用于限定所述第一图案部分(132)的第一分立掩模部分(142)以及用于限定所述第二图案部分(134)的第二分立掩模部分(144)。

2.如权利要求1所述的方法，其特征在于，所述栅级导体(130)包括在所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)的突出部上以及在所述第一孔洞和所述第二孔洞(120、122)中形成的共形金属接触层(126)，以及在所述共形金属接触层(126)上形成并且嵌埋所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)的突出部的金属填充层(128)。

3.如权利要求2所述的方法，其特征在于，所述金属填充层(128)填充所述第一孔洞和所述第二孔洞(120、122)中的剩余空间。

4.如权利要求1-3中的任一项所述的方法，其特征在于，所述栅级导体包括在形成所述第一孔洞和所述第二孔洞(120、122)之前在所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)的突出部上以及在所述介电层(108)上形成的共形功函数金属层(124)，其中形成所述第一孔洞和所述第二孔洞(120、122)包括将所述第一孔洞和所述第二孔洞(120、122)形成为延伸穿过所述共形功函数金属层(124)和所述介电层(108)。

5.如权利要求1-4中的任一项所述的方法，其特征在于，进一步包括在形成所述蚀刻掩模(140)之前将各导电层部分从所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)的上部移除。

6.如权利要求1-4中的任一项所述的方法，其特征在于，所述栅级导体(130)被形成为完全覆盖所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)的突出部，所述方法进一步包括在形成所述蚀刻掩模(140)之前，减小所述栅级导体(130)的厚度以使得所述第一垂直沟道结构和所述第二垂直沟道结构(111、112)的上部从所述栅级导体(130)突出。