[发明专利]一种EFUSE的烧写装置及烧写方法

权利要求书

1.一种EFUSE的烧写装置，属于芯片内部的EFUSE功能模块的一部分，该烧写装置与一个外部晶振连接，该烧写装置内部有一个使能寄存器，其特征在于，所述烧写装置包括一个同步使能逻辑模块和一个烧写信号计数逻辑模块；

所述同步使能逻辑模块，用于同步烧写使能脉冲信号来为所述烧写信号计数逻辑模块提供计数使能脉冲信号；

所述烧写信号计数逻辑模块，用于计数产生一个预设脉冲宽度的烧写信号；

所述烧写信号计数逻辑模块接收到所述计数使能脉冲信号，开始计数，当计数值达到一个目标值时，所述烧写信号计数逻辑模块产生所述烧写信号，用来控制所述EFUSE进行烧写，同时清零烧写使能标志位，并对中断标志位置1；

其中，所述同步使能逻辑模块和所述烧写信号计数逻辑模块都与所述外部晶振连接以驱动所述烧写装置工作；

烧写使能脉冲信号是由软件配置写入所述使能寄存器，并输入所述同步使能逻辑模块。

2.根据权利要求1所述烧写装置，其特征在于，所述同步使能逻辑模块使用所述外部晶振产生的晶振时钟信号来同步所述烧写使能脉冲信号。

3.根据权利要求1所述烧写装置，其特征在于，所述烧写信号计数逻辑模块根据计数的目标值清零所述使能寄存器，并开启中断查询烧写情况。

4.根据权利要求3所述烧写装置，其特征在于，所述目标值是所述预设脉冲宽度与所述外部晶振产生的晶振时钟信号的周期的比值取整数的结果。

5.一种EFUSE的烧写方法，该烧写方法基于权利要求1所述烧写装置，其特征在于，该烧写方法包括，

通过软件配置烧写的预设地址；

通过软件将烧写使能标志位置1，所述同步使能逻辑模块接收到烧写使能脉冲信号；

所述同步使能逻辑模块利用所述外部晶振将所述烧写使能脉冲信号同步处理，产生所述计数使能脉冲信号；

所述烧写信号计数逻辑模块接收到所述计数使能脉冲信号，开始计数，当计数值达到一个目标值时，所述烧写信号计数逻辑模块产生所述烧写信号，用来控制所述EFUSE进行烧写，同时清零所述烧写使能标志位，并对中断标志位置1；

通过软件中断查询预设地址上相应的EFUSE bit烧写的情况；

判断是否需要继续烧写EFUSE的其他地址上相应的EFUSE bit,是则通过软件改变烧写的预设地址，然后重复前述方法步骤，直到把需要烧写的EFUSE bit烧写完成；否则进行EFUSE的读操作。

6. 根据权利要求5所述烧写方法，其特征在于，所述EFUSE的读操作过程中，通过读取EFUSE的相关存储单元的数值，并与上述烧写入所述预设地址的相应的EFUSE bit的数值判断异同，如果数值相等则验证预设地址的 Efuse bit 烧写成功，否则烧写失败。

7.根据权利要求6所述烧写方法，其特征在于，所述烧写信号计数逻辑模块根据计数达到的所述目标值产生的所述烧写信号具有预设脉冲宽度，并且所述目标值是所述预设脉冲宽度与所述外部晶振产生的晶振时钟信号的周期的比值取整数的结果。

8.根据权利要求7所述烧写方法，其特征在于，所述烧写信号计数逻辑模块计数达到所述目标值后，计数清零。

9.根据权利要求5所述烧写方法，其特征在于，所述软件中断查询是软件接收到所述烧写信号计数逻辑模块的中断信号后，将所述中断标志位置零，再通过查询所述烧写使能标志位是否清零，是则表示预设地址上相应的EFUSE bit已烧写完成，否则没有烧写完成。