[发明专利]一种半导体器件及其制作方法、电子装置

说明书

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成鳍片和分隔所述鳍片的隔离结构；在所述鳍片的侧壁上形成间隙壁；形成覆盖所述隔离结构、所述鳍片和所述间隙壁的隔离层；刻蚀所述隔离层形成伪栅极切割块；去除所述间隙壁；在所述鳍片上形成多晶硅伪栅极。该制作方法可以克服FinFET器件的制作中多晶硅切割掩膜的套刻控制难度大，以及替代金属栅工艺中很容易出现缺陷或孔洞的问题。该半导体器件和电子装置具有类似的优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

近年来，鳍式场效应晶体管(FinFET)由于可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，已经得到了广泛应用。在FinFET器件的制作中，多晶硅伪栅极的制作一般使用两个掩膜，第一个掩膜用于在多晶硅沉积之后，形成多晶硅线，第二掩膜用于对多晶硅线进行切割。与使用单掩膜制作多晶硅伪栅极相比，使用双掩膜制作多晶硅伪栅极可以获得矩形的伪栅极轮廓(即切割后的多晶硅线末端接近线状而不是圆弧状)，这样便于更好的控制栅极图形，从而改善器件密度。

然而随着器件尺寸的缩小，这种方法也存在很多问题，这是因为：虽然鳍片间距可以通过双重图形曝光进行缩小，但是多晶硅线的切割仍然使用单掩膜，且使用193nm浸入式光刻工具曝光，其关键尺寸(CD)和套刻精度控制随着鳍片间距缩小变得很难。如图4所示，在多晶硅线的切割过程中，需要控制多晶硅线切割掩膜402的套刻精度，如果套刻精度不够会导致两个鳍片之间的多晶硅线切割掩膜402和切割区域403向其中一个鳍片靠近，而远离另一个鳍片，这样会导致多晶硅线切割掩膜402与鳍片401之间没有足够的空间，例如图4中，如果多晶硅线切割掩膜402发生偏移，例如向左侧偏移，那么d1将小于设计尺寸，d2将大于设计尺寸，这样对于d1所在区域，在后续的金属栅替代工艺中很容易导致缺陷或孔洞，因为替代金属栅工艺中该区域的开口将变小，不利于金属栅极的填充，容易出现缺陷或孔洞。

因此有必要提出一种新的半导体器件的制作方法，以至少部分解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以克服FinFET器件的制作中多晶硅切割掩膜的套刻控制难度大，以及替代金属栅工艺中很容易出现缺陷或孔洞的问题。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成鳍片和分隔所述鳍片的隔离结构；

在所述鳍片的侧壁上形成间隙壁；

形成覆盖所述隔离结构、所述鳍片和所述间隙壁的隔离层；

刻蚀所述隔离层形成伪栅极切割块；

去除所述间隙壁；

在所述鳍片上形成多晶硅伪栅极。

在本发明一实施例中，所述刻蚀所述隔离层形成伪栅极切割块的步骤包括：

在所述隔离层上形成伪栅极切割掩膜；

以所述伪栅极切割掩膜为掩膜刻蚀所述隔离层，以在伪栅极待切割区域形成所述伪栅极切割块。

在本发明一实施例中，所述伪栅极切割块呈锥形状，所述伪栅极切割块靠近所述半导体衬底一端的尺寸大于远离所述半导体衬底一端的尺寸。

在本发明一实施例中，在所述隔离层上形成伪栅极切割掩膜之后，所述刻蚀所述隔离层形成伪栅极切割块的步骤还包括：