[发明专利]一种基于双模冗余的抗软错误老化预测传感器

权利要求书

1.一种基于双模冗余的抗软错误老化预测传感器，其特征在于，包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一C单元、第二C单元、第一反相器P、第二反相器Q、或非门，其中第一C单元、第二C单元的结构相同，都是C单元，C单元具有当输入一个为0，一个为1时，C单元的输出为保持状态，保持前一个状态值，当C单元输入相同时，要么同为0或者同为1时，C单元的输出为相反的信号，即同时输入为0，输出为1，同时输入为1，输出为0；

第一PMOS管P1的源极、第二PMOS管P2的源极都接电源，第一PMOS管P1的栅极输入复位信号PWD，第一PMOS管P1的漏极、第二PMOS管P2的漏极都与第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极连接，第三PMOS管P3的栅极、第四PMOS管P4的栅极、第五PMOS管P5的栅极、第六PMOS管P6的栅极、第五NMOS管N5的栅极都输入延迟电路的输出信号GB，第三PMOS管P3的漏极与第二NMOS管N2的漏极连接，第四PMOS管P4的漏极与第一NMOS管N1的漏极连接，第一C单元的第一输入端与第三PMOS管P3的漏极、第二NMOS管N2的漏极的连接线相连接交于第一点X1，第一C单元的第二输入端与第四PMOS管P4的漏极、第一NMOS管N1的漏极的连接线相连接交于第二点X2，第一C单元的输出端与第一反相器P输入端连接，第一反相器P的输出端与或非门的第一输入端连接；

第五PMOS管P5的漏极与第三NMOS管N3的漏极连接，第六PMOS管P6的漏极与第四NMOS管N4的漏极连接，第二C单元的第一输入端与第五PMOS管P5的漏极、第三NMOS管N3的漏极的连接线相连接交于第三点Y1，第二C单元的第二输入端与第六PMOS管P6的漏极、第四NMOS管N4的漏极的连接线相连接交于第四点Y2，第二C单元的输出端与第二反相器Q输入端连接，第二反相器Q的输出端与或非门的第二输入端连接；第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极都与第五NMOS管N5的漏极连接；第一NMOS管N1的栅极、第二NMOS管N2的栅极都输入组合逻辑电路的输出信号Co；第三NMOS管N3的栅极、第四NMOS管N4的栅极都输入组合逻辑电路的反向信号CoB；第五NMOS管N5的源极接地，第二PMOS管P2的栅极与或非门的输出端连接。

2.根据权利要求1所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，基于双模冗余的抗软错误老化预测传感器的初始充电过程为：

当复位信号PWD=0时，第一PMOS管P1的漏极输出高电平；

当延迟电路的输出信号GB=0时，第三PMOS管P3的漏极、第四PMOS管P4的漏极、第五PMOS管P5的漏极、第六PMOS管P6的漏极都输出高电平，使得第一点X1、第二点X2、第三点Y1、第四点Y2处于充电状态，则X1=X2=Y1=Y2=1；第五NMOS管N5处于关闭状态，则不管组合逻辑电路的输出信号Co高电平还是低电平，第一点X1、第二点X2、第三点Y1、第四点Y2的电荷都不能进行释放；

第一点X1处信号和第二点X2处信号经过第一C单元、第一反相器P后，输出高电平；第三点Y1处信号和第四点Y2处信号经过第二C单元、第二反相器Q后，输出高电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，使得第二PMOS管P2导通；第二PMOS管P2导通后，复位信号PWD为高电平，使得第一PMOS管P1关闭。

3.根据权利要求2所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，所述复位信号PWD=1时，在时钟信号CLK上升沿来的前一段时间内，延迟电路的输出信号GB=1，在GB=1这段时间内属于保护带，当组合逻辑电路的输出信号Co在GB=1这段时间内发生跳变时，则说明组合逻辑电路发生了故障。