[发明专利]用于形成垂直沟道器件的方法

权利要求书

1.一种用于形成垂直沟道器件的方法，所述方法包括：

提供包括衬底(101)和多个垂直沟道结构(110)的半导体结构(100)，

提供具有环绕栅极(112)的所述垂直沟道结构(110)，

在所述垂直沟道结构(110-1、110-2)的至少一个子集的每个垂直沟道结构的顶部(110a)上选择性地生长经掺杂半导体材料，由此形成经扩大的顶部(110b、110c)，以及

在所述经扩大的顶部(110b、110c)的每一者上形成顶电极(138)。

2.如权利要求1所述的方法，其特征在于，在生长所述经掺杂半导体材料之前，形成嵌入所述栅极(112)的介电层(114)，所述介电层(114)暴露所述垂直沟道结构(110)的所述顶部(110a)。

3.如前述权利要求中任一项所述的方法，其特征在于，所述第一经掺杂半导体材料选择性地在所述垂直沟道结构(110)的第一所选子集(110-1)的顶部(110a)上生长，而第二经掺杂半导体材料选择性地在所述垂直沟道结构(110)的第二所选子集(110-2)的顶部(110a)上生长。

4.如权利要求3所述的方法，其特征在于，所述第一半导体材料与第一类型的掺杂物掺杂，而所述第二半导体材料与第二类型的掺杂物掺杂。

5.如权利要求3-4中任一项所述的方法，其特征在于，进一步包括：

形成覆盖所述第二子集(110-2)的所述垂直沟道结构(110)的所述顶部(110a)并且暴露所述第一子集(110-1)的所述垂直沟道结构(110)的所述顶部(110a)的第一掩模(120)，

其中所述第一经掺杂半导体材料选择性地在由所述第一掩模(120)暴露的所述顶部(110a)的每一者上生长，

移除所述第一掩模(120)，以及

形成覆盖所述第一子集(110-1)的所述垂直沟道结构(110)的所述顶部(110a)并且暴露所述第二子集(110-2)的所述垂直沟道结构(110)的所述顶部(110a)的第二掩模(122)，

其中所述第二经掺杂半导体材料选择性地在由所述第二掩模(122)暴露的所述顶部(110a)的每一者上生长。

6.如权利要求5所述的方法，其特征在于，进一步包括：

形成覆盖所述多个垂直沟道结构(110)的所述顶部(110a)的第一掩模层(116)，

在所述第一掩模层(116)上形成第一掩模图案化层(118)，

在所述第一子集(110-1)的所述垂直沟道结构的所述顶部(110a)以上的区域中打开所述第一掩模图案化层(118)，

在所述第一掩模图案化层(118)的所述开口(119)中暴露的区域中打开所述第一掩模层(116)，其中所打开的第一掩模层形成所述第一掩模(120)，以及

在生长所述第一半导体材料之前，对由所述第一掩模(120)暴露的所述顶部(110a)执行离子注入，其中由所述第一掩模(120)覆盖的区域中的离子注入被抵消。

7.如权利要求6所述的方法，其特征在于，进一步包括在执行离子注入之后并且在生长所述第一半导体材料之前移除所述第一掩模图案化层(118)。

8.如前述权利要求中任一项所述的方法，其特征在于，形成所述顶电极(138)包括：

形成至少包括第一导电层(124)的顶电极层(128)，所述顶电极层(128)形成在嵌入所述栅极(112)的介电层(114)上，所述顶电极层(128)覆盖所述垂直沟道结构(110)的所述经扩大顶部(110b、110c)，以及

将顶电极图案转移至所述顶电极层(128)中，由此形成所述顶电极(138)。

9.如权利要求8所述的方法，其特征在于，所述顶电极层(128)进一步包括在所述第一导电层(124)上形成的第二导电层(126)，其中至少所述第一导电层(124)被形成为所述介电层(114)和所述垂直沟道结构(110)的所述经扩大顶部(110b、11c)上的共形层。