[发明专利]用于形成垂直沟道器件的方法

说明书

根据本发明概念的一方面，提供了一种用于形成垂直沟道器件的方法，该方法包括：提供包括衬底和多个垂直沟道结构的半导体结构，提供具有环绕栅极的垂直沟道结构，形成嵌入各栅极并暴露每个垂直沟道结构的顶部的第一介电层，在每个顶部上形成顶电极，在顶电极的侧壁上形成侧壁蚀刻势垒，形成覆盖第一介电层和顶电极的第二介电层，形成垂直延伸的栅极接触孔的集合，每个孔暴露栅极并且每个孔通过毗邻顶电极将第一和第二介电层选择性地蚀刻至侧壁蚀刻势垒来形成，以及用导电材料填充栅极接触孔的集合。

技术领域

本发明的概念涉及一种用于形成垂直沟道器件的方法。

背景技术

在不断努力提供更为面积高效的电路设计中，正开发新的半导体器件。一种有前途的器件类型是垂直沟道晶体管器件，诸如垂直纳米线场效应晶体管(FET)。由于垂直定向的沟道结构，栅极长度不由线宽而是由栅极导体层的厚度来限定。其次，垂直晶体管器件的源极和漏极区相对于彼此垂直放置。出于这些原因，以及其它，垂直晶体管器件实现了密集器件集成。

为了形成功能电路，需要接触各器件的栅极和源极/漏极。然而，由于沟道结构的垂直定向，接触可能比接触水平沟道器件更具挑战。

发明内容

本发明的概念的目标是为了解决上述挑战。更具体地，目标是为了解决针对垂直沟道器件的顶电极形成和栅极接触。从以下可以理解附加和/或替换目标。

根据本发明概念的第一方面，提供了一种用于形成垂直沟道器件的方法，该方法包括：

提供包括衬底和多个垂直沟道结构的半导体结构，

提供具有环绕栅极的垂直沟道结构，

形成嵌入各栅极并暴露每个垂直沟道结构的顶部的第一介电层，

在每个顶部上形成顶电极，

在顶电极的侧壁上形成侧壁蚀刻势垒，

形成覆盖第一介电层和顶电极的第二介电层，

形成垂直延伸的栅极接触孔的集合，每个孔暴露栅极并且每个孔通过毗邻顶电极将第一和第二介电层选择性地蚀刻至侧壁蚀刻势垒来形成，以及

用导电材料填充栅极接触孔的集合。

本发明方法的方面使得能形成填充栅极接触孔的导电材料的栅极接触部分。在蚀刻栅极接触孔的集合延伸穿过第一介电层和第二介电层的同时，顶电极的侧壁上的侧壁蚀刻势垒阻碍栅极接触孔的蚀刻以暴露顶电极的侧壁。

侧壁蚀刻势垒至少实现填充栅极接触孔的导电材料与相应的毗邻顶电极之间最小量的电隔离。侧壁蚀刻势垒因此使得能够形成在某种意义上相对于顶电极自对准的栅极接触。

侧壁蚀刻势垒优选地由介电材料形成。侧壁蚀刻势垒优选地由与第一和第二介电层不同的材料形成。

顶电极可以以小于栅极的水平尺寸的水平尺寸形成。换而言之，栅极可在水平平面内突出到顶电极以外。这使得每个栅极接触孔能够被形成以暴露栅极的顶表面。

并且，可形成接触垂直沟道结构的顶部源极/漏极部分的顶电极。通过将第一介电层嵌入栅极并且暴露(仅)垂直沟道结构的顶部，可避免顶电极与栅极之间的直接电接触。第一介电层进一步实现通过控制第一介电层的厚度来方便地定义沿垂直沟道结构的顶电极的垂直延伸。

垂直沟道器件可优选地是垂直沟道晶体管器件。垂直沟道晶体管器件可被用于形成密集存储器电路系统，诸如静态随机存取存储器(SRAM)位单元，或其它电路系统，诸如互补金属氧化物半导体(CMOS)逻辑。