[发明专利]一种低延迟的处理机载以太网音频流的系统和方法

权利要求书

1.一种低延迟的处理机载以太网音频流的系统，包括音频模块，其特征在于，所述音频模块通过FPGA模块与接口模块连接；

音频模块：接收FPGA模块处理后的模拟音频进行播放；采集模拟音频发送至FPGA模块；

FPGA模块：接收音频模块发送的模拟音频进行解码得到数字音频，根据ARINC628P3协议对数字音频进行组包后通过接口模块向外发送；接收接口模块发送的音频数据包，根据ARINC628P3协议进行解包后处理为模拟音频发送到音频模块；

接口模块：提供外界与FPGA模块的接口、FPGA模块与外围的接口电路以及设备供电；

所述FPGA模块包括Ethernet_MAC_Core，音频模块的输出端依次通过FPGA模块中的音频解码 逻辑电路、FIFO_RAM、IP数据包发送逻辑电路和Transmit_FIFO与Ethernet_MAC_Core连接； Ethernet_MAC_Core依次通过FPGA模块中的Receive_FIFO、IP数据包接收逻辑电路、FIFO/ RAM和音频编码逻辑电路与音频模块连接；

外部数据接口包括以太网接口、模拟音频输入/输出接口，主要包含两条数据流：

模拟输入到数字输出：来自外部的模拟音频信号经过音频模块采样送至FPGA模块，再由FPGA模块进行A/D转换为数字信号实现ARINC628P3协议中应用层到 MAC层的组包，经由接口模块的以太网接口；

数字输入到模拟输出：来自外部的满足ARINC628P3协议的音频数据包经过接口模 块输入至FPGA模块，经过FPGA完成MAC层到应用层解包操作，并转换至数字信号后D/A转换 为模拟音频信号送至音频模块，再由音频模块驱动外部音频播放设备。

2.根据权利要求1所述系统的一种低延迟的处理机载以太网音频流的方法，其特征在于，包 括以下步骤：

A、将外部的模拟音频信号通过FPGA处理为满足ARINC628P3协议的音频数据包向外发送；

B、接收外部发送的满足ARINC628P3协议的音频数据包处理为模拟音频信号进行播放。

3.根据权利要求2所述的一种低延迟的处理机载以太网音频流的方法，其特征在于，所述步骤A中将外部的模拟音频信号通过FPGA处理为满足ARINC628P3协议的音频数据包向外发送的方法包括依次进行的以下步骤：

A1、通过音频模块接收外部的模拟音频信号；

A2、音频模块将模拟音频信号FPGA模块，FPGA模块件模拟音频信号处理为数字音频信号；

A3、FPGA模块根据ARINC628P3协议对数字音频实现应用层到MAC层的组包得到音频数据包；

A4、将音频数据包通过接口模块向外发送。

4.根据权利要求2所述的一种低延迟的处理机载以太网音频流的方法，其特征在于，所述步骤B中将外部发送的满足ARINC628P3协议的音频数据包处理为模拟音频信号进行播放的方法包括依次进行的以下步骤：

B1、FPGA模块通过接口模块接收外部的音频数据包；

B2、FPGA模块接收到接口模块发送的音频数据包后，根据ARINC628P3协议对数字音频实现MAC层到应用层的解包得到数字音频；

B3、FPGA模块将数字音频信号处理为模拟音频信号发送到音频模块；

B4、音频模块根据模拟音频信号驱动外部音频设备。

5.根据权利要求2所述的一种低延迟的处理机载以太网音频流的方法，其特征在于，所述FPGA模块包括Ethernet_MAC_Core，音频模块的输出端依次通过FPGA模块中的音频解码逻辑电路、FIFO_RAM、IP数据包发送逻辑电路和Transmit_FIFO与Ethernet_MAC_Core连接；Ethernet_MAC_Core依次通过FPGA模块中的Receive_FIFO、IP数据包接收逻辑电路、FIFO/RAM和音频编码逻辑电路与音频模块连接。