[发明专利]一种基于BCD工艺的高压浮动轨LDO

说明书

一种基于BCD工艺的高压浮动轨LDO，属于集成电路技术领域。包括浮动轨电路、误差放大器、调整管、第一分压采样电阻和第二分压采样电阻，浮动轨电路为误差放大器提供低压电源，浮动轨电路包括电流源和多个栅漏短接的带埋层的MOS管构成的串联结构，多个MOS管构成的串联结构的一端连接输入电压，另一端作为浮动电压端连接误差放大器电源轨的低电压端和电流源的负向端；带埋层的MOS管的外延层连接浮动电压端。通过改变浮动轨电路中带埋层的MOS管的个数可以自由选择误差放大器的电源轨，增大了误差放大器设计的灵活度；同时利用BCD工艺中的埋层电位，选择带埋层的PMOS管设计误差放大器，在保证误差放大器高性能同时，进一步压缩了高压LDO芯片面积。

技术领域

本发明涉及集成电路技术领域，特别涉及一种采用BCD工艺制造的高压浮动轨LDO。

背景技术

LDO(低压差线性稳压器)是模拟集成电路中应用十分广泛的一类电路，具有静态电流小、输出电压稳定、生产成本低等优良特性，在电源管理芯片中，LDO多用于对芯片内部的其他子模块供电，因而LDO性能的好坏关乎整颗芯片是否能够稳定工作。

LDO作为芯片内部电源，为其他模块提供电源轨，随着电源管理芯片对电压输入宽范围要求的日益提升，芯片内部LDO的输入电压上限也不断提高，因此，设计一种能够应用于高压输入同时尽可能地减小所占芯片面积的LDO很有必要，既能满足芯片对高输入电压的要求，又顺应了电源小型化的发展趋势。

采用P型调整管的LDO在建立过程及瞬态响应中，调整管可能因栅极电压过低导致损坏，因此，传统高压LDO通过在P型调整管的栅极串联一个齐纳二极管和电阻，用以箝位P型调整管栅极电压实现保护，但是由于齐纳管稳压值在6V左右，一方面导致LDO中误差放大器的电源轨被限制在稳压值附近，另一方面在，无法应用在某些对调整管栅源压差较大的LDO中。

发明内容

针对上述传统高压LDO在无法满足高输入电压和占据更小的芯片面积等不足之处，本发明提出一种基于BCD工艺的高压浮动轨LDO，增大了误差放大器设计的灵活度，并尽可能减小了高压LDO的芯片面积。

本发明的技术方案为：

一种基于BCD工艺的高压浮动轨LDO，包括误差放大器、调整管、第一分压采样电阻R1和第二分压采样电阻R2，

第一分压采样电阻R1和第二分压采样电阻R2串联，其串联点连接误差放大器的正向输入端，第一分压采样电阻R1的另一端连接调整管的漏极并作为所述高压浮动轨LDO的输出端，第二分压采样电阻R2的另一端接地VSS；

误差放大器的负向输入端连接基准电压VREF，其输出端连接调整管的栅极；

调整管的源极和误差放大器电源轨的高电压端连接输入电压VIN；

所述高压浮动轨LDO还包括浮动轨电路，

所述浮动轨电路包括电流源Ibias和多个栅漏短接的带埋层的MOS管构成的串联结构，所述串联结构的一端连接所述输入电压VIN，另一端作为浮动电压端Vfloating连接所述误差放大器电源轨的低电压端和电流源Ibias的负向端；电流源Ibias的正向端接地VSS；

所述串联结构中带埋层的MOS管的外延层连接所述浮动电压端Vfloating。

具体的，所述浮动轨电路中构成串联结构的带埋层的MOS管均为带埋层的第一PMOS管，其中每个带埋层的第一PMOS管的栅漏短接并连接下一个带埋层的第一PMOS管的源极，第一个带埋层的第一PMOS管的源极连接所述输入电压VIN，最后一个带埋层的第一PMOS管的漏极连接所述浮动电压端Vfloating。