[发明专利]集成电路制造方法

说明书

本公开提供一种集成电路制造方法。此方法包括接收一集成电路设计布局；对集成电路设计布局执行一光学邻近校正(OPC)程序，以产生一校正后的集成电路设计布局；以及使用一机器学习演算法验证校正后的集成电路设计布局。光学邻近校正后验证包括使用机器学习演算法以识别校正后的集成电路设计布局的一或多个第一特征；将识别后的一或多个第一特征与一数据库进行比较，其中数据库包括多个第二特征；以及基于与上述第二特征关联的数据库中的多个标签来验证校正后的集成电路设计布局。

技术领域

本公开涉及一种集成电路制造方法，特别是经由机器学习演算法验证光学邻近校正后(post OPC)转印的集成电路制造方法。

背景技术

半导体装置被使用在各种电子应用(例如个人电脑、手机、数码相机以及其他电子设备)中。集成电路(IC)经由包括设计步骤以及后续制造步骤的一个流程来制造。在设计步骤中，集成电路的布局被生成为电子文件。此布局包括对应于将要在晶片上制造的结构的几何形状。在制造步骤中，此布局被形成在半导体工作部件上。举例来说，经由顺序地沉积绝缘或介电层、导电层以及半导体层的材料在半导体基板上，并且使用光刻工艺来图案化各种材料层以在半导体基板上形成电路部件以及元件。

随着半导体工业已进入纳米技术工艺节点(例如5纳米)以追求更高的装置密度、更高的效能以及更低的成本。不断缩小的几何尺寸给集成电路制造带来挑战。因此，需要对各种半导体工艺步骤改善效率及减少成本，例如用于光学邻近校正(OPC)之后的转印验证(printing verification)。

发明内容

本公开提供了一种集成电路制造方法。此方法包括接收一集成电路设计布局。此方法包括对集成电路设计布局执行一光学邻近校正(OPC)程序，以产生一校正后的集成电路设计布局。此方法还包括使用一机器学习演算法验证校正后的集成电路设计布局。

本公开提供了一种集成电路制造系统。此系统包括一掩模制造模块，被配置以接收一集成电路设计布局。此掩模制造模块包括一数据准备模块，被配置以对集成电路设计布局执行一光学邻近校正(OPC)程序以产生一校正后的集成电路设计布局，并且使用一机器学习演算法验证校正后的集成电路设计布局。此掩模制造模块包括一掩模加工(masktooling)模块，被配置以转印校正后的集成电路设计布局。此系统包括一集成电路制造模块，被配置以使用一掩模制造一集成电路。

本公开提供了一种储存有多个电脑可执行代码的一种电脑可读媒体。电脑可执行代码包括一第一代码，用于接收一集成电路设计布局。电脑可执行代码包括一第二代码，用于对上述集成电路设计布局执行一光学邻近校正(OPC)程序，以产生一校正后的集成电路设计布局。电脑可执行代码包括一第三代码，用于使用一机器学习演算法验证校正后的集成电路设计布局。

附图说明

本公开的观点从后续实施例以及附图可以更佳地理解。应知道各示意图所示为范例，并且所示出的不同特征并不应限定本公开的范围。另外，所示出的不同特征的尺寸可能任意增加或减少以清楚论述。

图1为根据本公开实施例的集成电路(IC)制造流程的示意图。

图2为根据本公开实施例的用于集成电路制造的集成电路设计以及掩模制造的示意图。

图3为根据本公开实施例的使用机器学习的光学邻近校正后验证的操作流程图。

图4为根据本公开实施例的用于集成电路制造的集成电路设计以及掩模制造(使用了机器学习的光学邻近校正后验证)的系统的示意图。

图4A为根据本公开实施例的用于机器学习模型训练及验证的数据源使用的是意图。

图5为根据本公开实施例的用于光学邻近校正后验证的数据训练、特征提取以及数据库产生机器学习技术的示意图。

附图标记说明：