[发明专利]一种由FPGA实现SV报文组帧及发送的方法

说明书

本发明提供一种由FPGA实现SV报文组帧及发送的方法，包括步骤：1)接收软件下发的配置信息；2)选择发送通道并进行运算；3)SV报文组帧；4)发送SV报文；其中，通道单元、乘数单元、除数单元、采样阀值单元、品质质量单元、SV帧头单元是软件下发到FPGA内部存储单元的配置信息。本发明提供的由FPGA实现SV报文组帧及发送的方法，采用FPGA的方法实现SV组帧、阈值比较、品质位获取以及二次值到一次值的乘除运算，相较于CPU而言，效率更高；组帧形式灵活，对AD采集的模拟量数据可以任何选择通道进行SV组帧。

技术领域

本发明涉及电力系统技术领域，特别是涉及一种由FPGA实现SV报文组帧及发送的方法。

背景技术

目前，IEC61850标准提出了变电站自动化系统功能分层的概念。将变电站设备按照功能分为三层：即过程层、间隔层、站控层。

过程层主要功能是交流模拟量、直流模拟量、状态量就地转化为数字信号提供给上层，并接受和执行上层下发的控制命令。过程层设备包括一次设备及其智能组件。

间隔层主要功能是采集本间隔一次设备的信号，控制操作一次设备，并将相关信息上送给站控层设备和接受站控层设备的命令。间隔层设备由每个间隔的控制、保护、监视装置组成。

站控层主要功能是实现对全站一次、二次设备进行监视、控制以及与远方控制中心通信。站控层设备包括监控主机、远动工作站、操作工作站、对时系统等。

SV(Sampled Vaule)报文也是采用发布者/订阅者的通信结构。SV报文是一种时间驱动的通信方式，即每隔一个固定时间发送一次采样值。其最主要的传输要求是实时性、快速性。当由于网络原因导致报文传输丢失时，发布者(电流、电压传感器)并不要紧，应继续采集最新的电流、电压信息。而订阅者(比如保护装置)必须能够检测出来。这可以通过SV报文中的采样计数器参数SmpCnt来解决。

现有技术利用CPU较强的运算能力来进行SV报文的打包，并为SV报文指定发送时间，将SV报文送到FPGA的发送缓冲区，FPGA定期查询发送缓冲区是否有报文，如果有报文，解析出报文的发送时间，将发送时间与FPGA内的高精度计时器时间进行比较，在SV报文的发送时间点时将SV报文发送出去。涉及到SV报文的运算、组包都由CPU完成，FPGA只负责SV的定时发送。

现有技术要求采集值先上送给CPU，然后CPU对采集值进行处理，获取品质信息，进行二次值到一次值的乘除运算，然后打包为SV报文，并指定发送时间，这样的处理过程导致延时过长且增加了CPU的处理时间，而且报文发送时间需要反复校正以期达到最大最低延时和精确发送。

因此，需要提供一种由FPGA实现SV报文组帧及发送的方法以解决上述技术问题。

发明内容

本发明主要解决的技术问题是提供一种由FPGA实现SV报文组帧及发送的方法，采用FPGA的方法实现SV组帧、阈值比较、品质位获取以及二次值到一次值的乘除运算，相较于CPU而言效率更高；组包形式灵活，对AD采集的模拟量数据可以任何选择通道进行SV组帧。

为解决上述技术问题，本发明采用的一个技术方案是提供一种由FPGA实现SV报文组帧及发送的方法，包括步骤：

1)接收软件下发的配置信息：

接收采集数据的通道选择；

接收对应的通道要进行的乘法运算的乘数；

接收对应的通道要进行的除法运算的除数；

接收对应的通道的采样阀值；

接收对应的通道的品质质量；

接收SV报文头；

基于FPGA的AD采集模拟量数据；