[发明专利]一种可重构CNN高并发卷积加速器

权利要求书

1.一种可重构CNN高并发卷积加速器，其特征在于包括：

权重地址生成单元，生成卷积核数据在缓存中的地址；

结果地址生成单元，生成结果数据在缓存中的地址；

可重构计算单元，对应于两种卷积工作模式，可将计算阵列重构为两种不同粒度的乘累加树电路；

特征图地址生成单元，生成特征图数据在缓存中的地址；

主控制器，内部包含配置寄存器文件，根据配置的特征图大小、特征图通道数、卷积核大小、卷积核通道数、输出结果大小、输出结果通道数、卷积步幅以及卷积模式信息控制特征图地址生成单元、权重地址生成单元和结果地址生成单元，并生成与地址同步的累加器清零信号选通可重构计算单元中对应的两种不同粒度的乘累加树电路，产生整个运算结束的中断信号；

存储交换单元，将有效的特征图读地址、权重读地址转换为对存储单元的读操作，将有效的结果写地址和数据转换为对存储单元的写操作；特征图数据和卷积核数据通过专用的映射方式进行存储；所述可重构计算单元的两种工作模式分别为图像输入模式和普通卷积模式，分别对应于卷积神经网络中图像输入层和中间卷积层的卷积运算。

2.根据权利要求1所述的可重构CNN高并发卷积加速器，其特征在于，普通模式下乘累加树结构为64通道；图像输入模式下的乘累加树结构为16路4通道；两种工作模式下，特征图数据和卷积核数据在存储中的映射按照由高到低的优先级顺序依次为通道方向、行方向、列方向。

3.根据权利要求2所述的可重构CNN高并发卷积加速器，其特征在于，在普通卷积模式下，多通道特征图和多通道卷积核按64个通道组成一个数据块。

4.根据权利要求2所述的可重构CNN高并发卷积加速器，其特征在于，图像输入模式下三通道的卷积核补充一个通道的0形成四通道，16个卷积核组成一组。

5.根据权利要求2所述的可重构CNN高并发卷积加速器，其特征在于，单个可重构乘累加树单元将计算阵列中的乘法器和加法器进行重组和选通形成不同粒度的乘累加树电路，每个乘累加树将运算结果输出至一个累加器。

6.根据权利要求5所述的可重构CNN高并发卷积加速器，其特征在于，可重构计算单元里有8个可重构乘累加树结构，实现普通模式下8路卷积的并行运算或图像输入模式下128路卷积的并行运算。