[发明专利]采样率可任意下调的DDC的实现方法

说明书

本发明特别涉及一种采样率可任意下调的DDC的实现方法，包括如下步骤：(A)将采样信号通过CIC滤波器进行整数倍抽取；(B)再依次通过三个HB滤波器进行1～8倍的整数倍抽取；(C)再通过64阶段的FIR滤波器进行滤波；(D)最后采用NEWTON拟合算法实现1～2倍小数抽取完成抽取重采样。通过对输入的中频信号进行正交混频、然后级联CIC、HB以及FIR滤波器、最后巧妙应用了NEWTON插值算法并将之转换为了小数倍抽取重采样算法，最终实现采样率可以任意向下调节，该方法非常适合FPGA实时实现，也适合软件实现；同时本方法可以兼容当输入为基带采样信号下的下采样，即将输入基带信号不经过正交混频，直接进入后级即可实现。

技术领域

本发明涉及电子测试测量行业仪器仪表技术领域，特别涉及一种采样率可任意下调的DDC的实现方法。

背景技术

目前的DDC(Direct Digital Control，即直接数字控制)主要采用CIC+HB+FIR结构，由于CIC抽取因子为整数，而HB中的每一级抽取因子都为2，因此该结构只能完成一定范围内的整数倍抽取，不能满足目前的采样率可任意转换的需求。

为了实现采样率任意可调的数字正交下变频，有的方案采用sinc直接拟合抽取+FIR滤波的方式，其降采样的抽取主要由sinc滤波器完成，它的工作原理主要是采用拟合方式在原始序列基础上直接进行重采样，这对于窄带理想单频信号是不存在问题，但通常接收端接收到的信号是带有噪声或者杂散的非理想信号，未经滤波器而直接拟合抽取会导致频谱混叠，因此会将带外噪声或者杂散引入带内，从而随着抽取倍数增加而导致带内信噪比恶化更加严重。

发明内容

本发明的目的在于提供一种采样率可任意下调的DDC的实现方法，保证了带内信噪比不恶化的同时使得采样率在一定范围内任意可调。

为实现以上目的，本发明采用的技术方案为：一种采样率可任意下调的DDC的实现方法，包括如下步骤：(A)将采样信号通过CIC滤波器进行整数倍抽取，其抽取范围为1～8192的整数；(B)将经过CIC滤波器滤波后的信号依次通过三个HB滤波器进行1～8倍的整数倍抽取；(C)将经过HB滤波器滤波后的信号通过64阶段的FIR滤波器进行滤波，该FIR滤波器的通带截止频率等于解调带宽和基带采样率的比值，其阻带截止频率为通带截止频率加上0.2；(D)将经过FIR滤波器进行滤波后的信号采用NEWTON拟合算法实现1～2倍小数抽取完成抽取重采样。

与现有技术相比，本发明存在以下技术效果：通过对输入的中频信号进行正交混频、然后级联CIC、HB以及FIR滤波器、最后巧妙应用了NEWTON插值算法并将之转换为了小数倍抽取重采样算法，最终实现采样率可以任意向下调节，该方法非常适合FPGA实时实现，也适合软件实现；同时本方法可以兼容当输入为基带采样信号下的下采样，即将输入基带信号不经过正交混频，直接进入后级即可实现。

附图说明

图1是本系统的原理框图；

图2是本系统的工作流程框图；

图3是正交混频流程框图；

图4是HB滤波器的幅频特性；

图5是64阶FIR滤波器的频率响应特性；

图6是累加器工作流程图；

图7是累加器采样时刻确定示意图；

图8是0-k阶差分计算示意图；

图9是N_k(x)运算流程框图。

具体实施方式

下面结合图1至图9，对本发明做进一步详细叙述。