[发明专利]一种智能一体化设计方法及平台

说明书

本发明涉及一种智能一体化设计方法及平台，该设计方法包括：通过经统一编码封装后的元器件绘制设计图；获取所述设计图中光板和各元器件的布局参数，并将所述光板和各元器件的布局参数分别与相应的预设阈值进行比对，根据比对结果确认所述设计图中是否存在错误点；生成所述设计图中是否存在错误点的检查报告。用户可通过统一编码封装后的元器件在系统上通过拖拽的方式设计原理图，设计图设计完成后，自动对设计图中的各项参数进行检测，确认设计图是否符合工艺规则要求，并生成相应的检查报告，为用户提供设计图是否符合工艺规则要求的信息，方便用户针对错误点进行修改，提高整体设计的设计效率和准确性。

技术领域

本发明涉及电子产品技术领域，尤其涉及一种智能一体化设计方法及平台。

背景技术

电子产品，如服务器、储存器等的设计与制造周期通常包括以下几个环节：第一步，硬件工程师对电子产品的电路板进行布线的设计；第二步，仿真工程师对上述布线的设计进行分析与模拟，以确定该布线的设计规范，如电气规则及几何规则等，其中，所述电气规则包括贯孔的数目、电路板上安插的设备之间的长度等，所述的几何规则包括线宽与线距等；第三步，布线工程师根据上述布线的设计规范进行布线。而上述过程中，硬件工程师对电子产品订单电路板进行布线的设计通常是需要手动绘制，在上述过程中通过仿真工程师进行检验和检查，而且电路板中的不同型号的元器件的大小也不一致，对硬件工程师来说进行布线的设计是一个十分复杂的工作，如果出现设计错误，后期经仿真工程师验证后，再进行整体调整的话，工作量不下于重新设计电路板，而对于仿真工程师而言，验证电路板是否可行也是一个细致的工作，由于电路板中使用的元器件的数量大，容易因为疏忽造成电路板的验证错误。

发明内容

为了解决现有技术存在的问题，本发明实施例提供了一种智能一体化设计方法及平台，能够有效的提高电路板的设计效率和准确性。

第一方面，本发明实施例提供了一种智能一体化设计方法，包括：

通过经统一编码封装后的元器件绘制设计图；

获取所述设计图中光板和各元器件的布局参数，并将所述光板和各元器件的布局参数分别与相应的预设阈值进行比对，根据比对结果确认所述设计图中是否存在错误点；

生成所述设计图中是否存在错误点的检查报告。

基于上述技术方案，本发明实施例还可以做出如下改进。

结合第一方面，在第一方面的第一种实施例方式中，该设计方法还包括：

导出每个所述设计图的物料清单，并对每个所述物料清单进行存储；

当出现产品质量反馈时，获取产品中出现质量问题的问题元器件的编码；

根据所述问题元器件的编码和所有所述物料清单得到使用所述问题元器件的所有所述设计图。

结合第一方面，在第一方面的第二种实施例方式中，该设计方法还包括：

统计所有所述检查报告中相同的所述错误点出现的错误频率，并根据错误频率计算错误概率；

将错误概率高于预设阈值的所述错误点对应的光板和所述比对结果、元器件和所述比对结果存入参考数据库。

结合第一方面的第二种实施例，在第一方面的第三种实施例方式中，所述绘制设计图，还包括：

获取所述参考数据库中的所有所述错误点对应的光板和所述比对结果、元器件和所述比对结果生成参考明细表。

结合第一方面，在第一方面的第四种实施例方式中，所述检查报告包括：所述设计图中是否存在错误点、当设计图中存在错误点时，错误点对应的光板和所述比对结果、元器件和所述比对结果。