[发明专利]处理器设备

说明书

提供了能够提高分支目的地预测的命中率的处理器设备。每次对数据高速缓冲存储器的加载指令被生成时，等同值判断电路判断来自相应线的先前加载数据和当前加载数据的一致/不一致。判断历史记录电路在N位区域中将在条件分支指令被生成之前等同值判断电路的N次判断结果记录作为历史记录。当条件分支指令生成时，分支预测电路基于N位区域中的历史记录，预测与通过条件分支指令的先前执行结果得到的先前分支目的地相同的分支目的地，或者预测与先前目的地不同的分支目的地。此外，分支预测电路将所预测的分支目的地的指令获取方向发给处理器主体电路。

相关申请的交叉引用

于2017年5月26日提交的日本专利申请No.2017-104652的公开内容通过引用整体并入本文，包括说明书、附图和摘要。

技术领域

本发明涉及处理设备，并且例如涉及一种具有分支目的地预测功能的处理器设备。

背景技术

日本未审专利公开No.2011-141619公开了一种遵从存储器引导指令、标志复位指令和标志参考分支指令的微处理器单元，所述存储器引导指令是具有标志设置的存储器引导指令并且当来自存储器的引导数据不同于高速缓冲数据时设置标志，标志复位指令使标志复位，标志参考分支指令基于标志的值来判断分支的存在和不存在。当根据当前处理与某个处理之前的输入值之间的比较结果来配置跳过处理的执行的程序时，变得可以适当地使用这些指令通过标志将输入值进行比较，从而提高以上处理的效率。

此外，在2014年3月18日由Shoeisha出版的由Hennessy和Patterson编写的“COMPUTER ARCHTECTURE，Quantitative Approach，5th Edition”中(第198至200页)公开了使用具有多个条目的分支目的地缓冲器执行分支目的地预测的系统。在每个条目中，注册了用作条件分支指令的地址的指令地址、用作被预测为条件分支指令的下一PC(程序计数器)的指令地址的预测PC(程序计数器)以及用作用于预测条件分支指令是否被建立的信息的分支成功/失败预测。当生成的条件分支指令存在于条目中时，预先获取(fetch)预测PC。随后，当实际分支结果与预测不同时，使已获取的指令无效。此外，获取新的(正确)指令并且还更新条目。

发明内容

通常已知具有分支目的地预测功能的处理器设备。分支目的地预测是一种技术，其能够在生成条件分支指令时预先预测条件分支指令的分支目的地地址和预先获取预测分支目的地(地址)的指令。当高精度命中预测时，变得可以有效地使用指令流水线。作为用于分支目的地预测的系统，例如，在2014年3月18日由Shoeisha出版的由Hennessy和Patterson编写的“COMPUTER ARCHTECTURE，Quantitative Approach，5th Edition”中(第198至200页)所示，使用分支目的地缓冲器的系统是已知的。简而言之，该系统是当生成条件分支指令时预测与条件分支指令的先前分支结果(即，分支目的地地址)相同的分支结果的系统。

例如，在诸如科学计算的矩阵计算中，许多情况下循环过程被执行多次。因此，通过使用诸如在2014年3月18日由Shoeisha出版的由Hennessy和Patterson编写的“COMPUTERARCHTECTURE，Quantitative Approach，5th Edition”中(第198至200页)所示的系统，变得可以提高分支目的地预测的命中率。但是，例如在通过有限自动机(状态机)的机械控制等中，根据外部控制信号来定义是否执行循环处理的情况较多。在这种情况下，并不总是执行多个循环过程。因此，在与2014年3月18日由Shoeisha出版的由Hennessy和Patterson编写的“COMPUTER ARCHTECTURE，Quantitative Approach，5th Edition”中(第198至200页)所示的方法类似的方法中，分支目的地预测的命中率可能会降低。