[发明专利]数据缓冲方法、系统、计算机设备和存储介质

权利要求书

1.一种数据缓冲方法，其特征在于，适用于HEVC预测过程，包括以下步骤：

将主编码单元分成M个编码单元，其中，所述编码单元的行数等于所述主编码单元的行数，M为自然数；当主编码单元为64×64时，将主编码单元分成两个32×64的编码单元；

将每个所述编码单元中每行的像素数据分成N个单行像素块，通过数据映射模块将N个所述单行像素块分别对应写入N个静态随机存储器，根据单行像素块在编码单元中的行号确定N个所述单行像素块在静态随机存储器的分配顺序，根据分配顺序将N个所述单行像素块写入对应的静态随机存储器在相同位置的存储单元，并由地址映射模块获取N个所述单行像素块的写地址，其中，所述写地址为所述静态随机存储器中各个随机存储单元写入像素后产生的地址，所述N个所述单行像素块的写地址为相同的地址，N为自然数；所述主编码单元存储在同一行的各个所述编码单元的写地址的数值之间相差预设数值；所述预设数值根据前一个编码单元每行的数据的宽度确定；所述N为4，静态随机存储器的深度为192位且宽度为64bit；

根据分配顺序、写地址和待输出像素块，获取读地址，其中，所述读地址为所述待输出像素块中各个像素在各所述静态随机存储器的地址；其中，分配顺序为各单行像素块和各静态随机存储器中各存储单元的映射关系；

根据所述读地址，在N个所述静态随机存储器中读取待输出像素，将待输出像素组合成所述待输出像素块并输出；

根据分配顺序、写地址和待输出像素块，获取读地址，包括以下步骤：

当待输出像素块包括4×4个主像素块，每个主像素块是8×1的像素块，其中，所述8×1的像素块是宽度为8的单行的像素块，每次输出8×4的像素块，在分配顺序下，由地址映射模块根据待输出像素块的尺寸和形状，确定待输出像素块中待输出像素对应的写地址和在各个静态随机存储器中的分布情况，根据写地址和分布情况生成第of+1次至第of+4次输出的读地址：

其中，每次输出的像素数据的次数用time表示，令为向下取整符号，time为正整数，of是地址增加的数值，raddr0_0+of、raddr1_0+of、raddr2_0+of和raddr3_0+of分别为所述待输出像素块的第of+1次输出、第of+2次输出、第of+3次输出和第of+4次输出的读地址；addr_0+of、addr_1+of、addr_2+of和addr_3+of分别为静态随机存储器中第of+1个、第of+2个、第of+3个和第of+4个写地址；

当待输出像素块为32×1的像素块时，将写地址作为读地址。

2.根据权利要求1所述的数据缓冲方法，其特征在于，所述编码单元包括至少4行相邻的像素；

所述方法还包括以下步骤：

按照以下公式将各所述单行像素块分配至各所述静态随机存储器中的随机存储器：

其中，ram0、ram2、ram1和ram3分别为第一个、第二个、第三个和第四个静态随机存储器，data00_0、data01_0、data02_0和data03_0分别为第一行、第二行、第三行和第四行的像素数据，[ram0,ram2,ram1,ram3]为第一行的像素数据的第一个、第二个、第三个和第四个单行像素块的分配顺序，[ram1,ram3,ram2,ram0]为第二行的像素数据的第一个、第二个、第三个和第四个单行像素块的分配顺序，[ram2,ram0,ram3,ram1]为第三行的像素数据的第一个、第二个、第三个和第四个单行像素块的分配顺序，[ram3,ram1,ram0,ram2]为第四行的像素数据的第一个、第二个、第三个和第四个单行像素块的分配顺序。

3.根据权利要求2所述的数据缓冲方法，其特征在于，所述编码单元的各所述单行像素块为8×1的像素块，所述待输出像素块包括32×1的像素块，其中，所述8×1的像素块是宽度为8的单行的像素块，所述待输出像素块包括宽度为32个像素的单行像素块；

根据所述写地址和待输出像素块，生成读地址的步骤，包括以下步骤：

根据以下公式获取所述读地址：

[addr_(L－1),addr_(L－1),addr_(L－1),addr_(L－1)]＝raddr(L－1)_0

其中，addr_(L－1)为所述待输出像素块的第L次输出的读地址，L为所述编码单元的行的序数，L为正整数。