[发明专利]优化电容阵列面积的SAR ADC比较电路及其开关控制方法

说明书

本发明涉及一种优化电容阵列面积的SAR ADC比较电路及其开关控制方法，属于模拟或数模混合集成电路技术领域。包括采样开关S0、电容阵列、开关阵列、正电阻串阵列、负电阻串阵列和比较器；所述电容阵列由n个容值相同的单位电容构成，所述开关阵列由n‑1个一刀双掷开关构成，为序号1～n‑1单位电容的下极板提供电位切换；正、负电阻串阵列分别为序号1～n‑1的单位电容下极板提供正、负基准电压；所有单位电容的上级板接比较器的“‑”输入端，序号0的单位电容下级板接地，n表示逐次逼近型模型模数转换器的量化精度。本发明可以极大程度上减小了SAR ADC的电容阵列面积，SAR ADC芯片面积明显减小，明显降低了芯片的制造成本。

技术领域

本发明属于模拟或数模混合集成电路技术领域，涉及一种优化电容阵列面积的SAR ADC比较电路及其开关控制方法。

背景技术

近年来，随着集成电路制造技术的不断发展，CMOS器件的特征尺寸不断减小，模数转换器技术得到了快速的发展。逐次逼近型模数转换器(SAR ADC)由其工作原理决定了它相较于其它结构在功耗上有天然的优势，由于低功耗的要求，SAR ADC中DAC结构的主流技术是采用电容阵列。在主流工艺技术中，由于电容器是通过增加面积来提高容值，因此，在SAR ADC中，电容阵列占据了整个芯片的大部分面积。在先进工艺中，随着面积的增加，芯片的制造成本急剧增加；另一方面，大容值的电容在充放电时会消耗大量的功耗，不利于SARADC低功耗的实现，同时，由于大电容的建立时间较长，也给SAR ADC的速度提升带来了困难。

发明内容

有鉴于此，为了克服现有的SAR ADC阵容面积过大，芯片制造成本较高的问题，本发明提供一种优化电容阵列面积的SAR ADC比较电路及其开关控制方法。

一方面，本发明提出了优化电容阵列面积的SAR ADC比较电路，包括采样开关S0、电容阵列、开关阵列、正电阻串阵列、负电阻串阵列和比较器；所述电容阵列由n个容值相同的单位电容构成，所述开关阵列由n-1个一刀双掷开关构成，为序号1～n-1单位电容的下极板提供电位切换；正、负电阻串阵列均包括多个串联的单位电阻，正电阻串阵列的一端接地，另一端接使能开关后再接峰值电压VP，负电阻串阵列一端接地，另一端接使能开关后再接入谷值电压VN，VP＝-VN；正、负电阻串阵列分别为序号1～n-1的单位电容下极板提供正、负基准电压；所有单位电容的上级板接比较器的“-”输入端，比较器的“+”输入端接地，序号0的单位电容下级板接地，n表示逐次逼近型模型模数转换器的量化精度。

进一步的，所述采样开关S0的一端接输入信号Vin，另一端接电容阵列的上极板。

进一步的，序号1～n-1的单位电容均被分为大小相同的两个小电容，从而按序号1～n-1形成两组小电容，每组小电容均对应有一个开关阵列；正电阻串阵列为序号1～n-1的小电容依次提供大小为Vrefp，2¹Vrefp，…，2^(n-3)Vrefp，2^(n-2)Vrefp的正基准电压，负电阻串阵列为序号为1～n-1小电容依次提供大小为Vrefn，2¹Vrefn，…，2^(n-3)Vrefn，2^(n-2)Vrefn的负基准电压，由单刀双掷开关选择其对应位置的小电容连接对应大小的正基准电压或者负基准电压。

进一步的，正、负电阻串阵列的电阻总数量均为：N＝2^n-2+1。

进一步的，对于正电阻串阵列，Vrefp＝IR，…，2^n-2Vrefp＝2^n-2IR；对于负电阻串阵列，Vrefn＝I'R，…，2^n-2Vrefn＝2^n-2I'R；R表示电阻的阻值。

另一方面，本发明提出优化电容阵列面积的SAR ADC比较电路的开关控制方法，包括：

1)采样阶段