[发明专利]多位七段码的精简IO口控制装置及其方法、显示子程序

权利要求书

1.一种多位七段码的精简IO口控制装置，其特征在于：包括微处理器U1、串行移位芯片U2、译码芯片U3以及七段码显示器，串行移位芯片U2与译码芯片U3并联连接后分别与微处理器U1、七段码显示器连接，其中串行移位芯片用于产生七段码的段控制信号，译码芯片用于产生七段码的位控制信号。

2.根据权利要求1所述的多位七段码的精简IO口控制装置，其特征在于：微处理器U1选用AT89C52，串行移位芯片U2选用74LS164，译码芯片U3选用74HC138，七段码显示器包括SEG1和SEG2，SEG1和SEG2选用4位的共阴七段码。

3.根据权利要求2所述的多位七段码的精简IO口控制装置，其特征在于：74LS164的第9引脚为复位信号R，固定接+5V；74LS164的第8引脚为时钟信号C，上升沿有效，第8引脚和AT89C52的第25引脚P2.4相连；74LS164的第1和第2引脚为数据信号，两者逻辑与以后的结果作为移位信号的输入，将这两个引脚都接到AT89C52的第26引脚P2.5；74LS164的第3-6引脚、第10-13引脚为输出信号Q0-Q7。

4.根据权利要求3所述的多位七段码的精简IO口控制装置，其特征在于：74HC138的第4、5引脚E2、E3为使能信号，低电平有效，第4、5引脚固定接地；74HC138的第6引脚E1为另外一个使能信号，高电平有效，E1和AT89C52的第24引脚P2.4相连；74HC138的第1、2、3引脚A、B、C为译码输入信号；74HC138的第15-9、7引脚为译码输出信号Q0-Q7。

5.根据权利要求4所述的多位七段码的精简IO口控制装置，其特征在于：SEG1、SEG2的段信号A-G、DP两两相连，并对应和74LS164的Q0-Q7相连；SEG1的位选信号1-4分别和74HC138的Q0-Q3相连；SEG2的位选信号1-4分别和74HC138的Q4-Q7相连。

6.根据权利要求5所述的多位七段码的精简IO口控制装置的控制方法，其特征在于：引入串行移位芯片和译码芯片，利用它们分别用来控制七段码的段信号和位信号；串行移位芯片在时钟信号的控制下，把需要的数据序列通过数据输入端口逐位送到输出端，实现把串行数据转化为并行数据的目的；译码芯片把n位的信号译码成为2ⁿ个信号，如74HC138芯片可以利用3位输入信号实现8位信号的选择，用其控制8位七段码。

7.根据权利要求5所述的多位七段码的精简IO口控制装置的七段码显示子程序，其特征在于包括以下步骤：

S1)关闭所有的位信号，令AT89C52的P2.4＝0，即74HC138的E1＝0；

S2)把七段码的段码信号通过串行移位芯片74LS164输出到Q0-Q7，在74LS164的第8引脚时钟信号C产生8个上升信号，把段码信号通过74LS164的第1和第2引脚输出到74LS164的Q0-Q7；

S3)使需要显示的七段码的位信号生效：使译码芯片74HC138有效，并通过译码信号使74HC138的某个输出信号有效。