[发明专利]一种占空比调整电路及其抗噪方法

说明书

本发明实施例提供了一种占空比调整电路及其抗噪方法，涉及电子技术领域。该占空比调整电路，包括：噪声引入支路和控制支路，所述噪声引入支路与所述控制支路相连接；其中，所述噪声引入支路，用于引入所述占空比调整电路的电压噪声信号，并将所述电压噪声信号与所述占空比调整电路的控制信号进行合成，形成新的控制信号，以及，将所述新的控制信号传输给所述控制支路；所述控制支路，用于根据所述新的控制信号对所述占空比调整电路的输出时钟信号的占空比进行调整。本发明实施例通过引入电压信号中的噪声来抵消电源信号和地信号的噪声，减轻噪声的影响。

技术领域

本发明涉及电子技术领域，特别是涉及一种占空比调整电路和一种占空比调整电路的抗噪方法。

背景技术

随着计算机技术的快速发展，占空比调整电路(Duty Cycle Corrector，DCC)应用日益广泛。

例如，在高速系统采用双沿采样(Double Data Rate，DDR)技术的情况下，这些系统需要时钟信号的占空比准确地维持在50％，使得上升沿和下降沿有相等对称的相位余量对数据进行采样。但是，由于工艺、电压及温度(Process Voltage Temperature，PVT)的影响，输入时钟信号经传输后发生畸变，会严重偏离50％的占空比值。因此，这些系统需要专用的占空比调整电路来纠正时钟信号的占空比，保证50％的占空比。

目前，占空比调整电路可以采用全数字方式和来实现占空比调整。具体的，全数字方式的占空比调整电路通常采用波形产生(Pulse Genetator，PG)、半周期延迟链(Half-Cycle Delay Line，HCDL)、鉴频鉴相器(Phase Frequency Detect，PFD)来实现调整占空比的功能，从而能有效对抗噪声波动对电路的影响。但是，这种占空比调整电路需要用HCDL来重建波形，导致电路面积比较大，难以集成在面积要求严格的系统中，如难以集成在面积紧张的系统级芯片(System On Chip，SOC)系统中。

发明内容

鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种占空比调整电路和相应的一种占空比调整电路的抗噪方法。

为了解决上述问题，本发明实施例公开了一种占空比调整电路，包括：噪声引入支路和控制支路，所述噪声引入支路与所述控制支路相连接；其中，所述噪声引入支路，用于引入所述占空比调整电路的电压噪声信号，并将所述电压噪声信号与所述占空比调整电路的控制信号进行合成，形成新的控制信号，以及，将所述新的控制信号传输给所述控制支路；所述控制支路，用于根据所述新的控制信号对所述占空比调整电路的输出时钟信号的占空比进行调整。

可选地，所述噪声引入支路包括至少一个噪声引入子支路，所述噪声引入子支路包含第一晶体管和第二晶体管；其中，所述第一晶体管与所述第二晶体管的第一端连接，且所述第二晶体管的第一端与所述控制支路相连接；所述第一晶体管，用于通过所述第二晶体管的第一端将所述占空比调整电路的电压噪声信号引入到第二晶体管；所述第二晶体管，用于接收所述占空比调整电路的控制信号，将所述控制信号和所述电压噪声信号合成新的控制信号，并将所述新的控制信号提供给所述控制支路。

可选地，所述控制支路包含第三晶体管，所述三晶体管用于连接所述占空比调整电路的地信号；所述噪声引入子支路包括地噪声引入子支路，所述地噪声引入子支路包含第一晶体管和第二晶体管；所述地噪声引入子支路中的第一晶体管，用于连接所述地信号，并将所述地信号中的地噪声信号引入到所述地噪声引入子支路中的第二晶体管的第一端；所述地噪声引入子支路中的第二晶体管的第一端与所述第三晶体管相连接，使得所述新的控制信号中携带的地噪声信号与所述地信号中的地噪声信号相互抵消，以稳定所述第三晶体管的工作状态。