[发明专利]一种基于两级BOOT结构的系统级芯片

说明书

本发明公开了一种基于两级BOOT结构的系统级芯片，包括存储器控制器，存储控制器通过片内总线连接处理器，片内总线连接片内ROM；其中存储器控制器连接存储区一和存储区二；其中存储区一包括串行PROM和并行MRAM，且存储器控制器同一时刻访问串行PROM或并行MRAM；存储区二为并行SRAM；其中片内ROM存储一级BOOT指令，且处理器访问片内ROM存储的内容；其中存储区一中存储二级BOOT指令和用户程序；其中处理器接入BOOTSEL控制引脚；存储器控制器接入ROMSEL控制引脚。采用硬件控制的方式选择上电复位的启动地址和访问的片外存储体类型，并且基于两级BOOT结构实现系统级芯片的三种上电启动方式。

技术领域

本发明属于集成电路设计技术领域；具体涉及一种基于两级BOOT结构的系统级芯片。

背景技术

现有的SoC上电启动主要采用两种方法：第一，SoC外接可随机读取的非易失性器件作为程序存储器，上电复位后SoC直接从程序存储器中读取指令执行程序；第二，SoC将包括片内和片外的存储体划分出三个区域，分别为BOOT引导区、程序存储区和程序执行区，上电复位后SoC执行BOOT引导区里的指令将存储区的内容搬运至执行区，随后跳转至程序执行区执行用户程序。

上述两种方法中，第一种方法适用于SoC外接FLASH或MRAM等可随机读取的存储器作为程序区的情况，这些类型存储器支持SoC通过地址控制随机读取，SoC可直接从这些存储体中读取指令执行程序。第二种方法多用于SoC外接串行PROM等不可随机读取的存储器作为程序存储区的情况，这类存储体没有地址输入，只能根据输入时钟串行输出数据，处理器无法随机取指来访问这类存储体，因此只能通过片内的BOOT引导机制将程序存储区中的程序搬运到其他的可随机取指的程序执行区从而实现加载和启动。为满足各种不同的应用需求，设计者往往设定BOOT引导区内的程序将外部程序存储区固定大小的程序(为覆盖各种应用需求，一般依据应用的最大的程序的大小设置搬运的数据量)搬运至程序执行区，存在着效率不高且使用不够灵活的问题。

上述两种方法均可解决芯片在某些情况下的应用需求，但是两种方法均存在一定的局限性和不足。在一些情况下，用户需要SoC可支持多种上电启动方式，例如空间应用SoC的情况，用户在空间环境使用时会将程序和数据存储在串行或并行的非易失性存储体中，SoC复位后通过BOOT加载完成上电启动，基于空间使用的可靠性和程序备份的考虑，一般情况下还需要芯片支持多种BOOT方式并将芯片程序存储在不同的存储体中。而在芯片进行地面调试的时候，一般会倾向于使用更加直接高效的NOBOOT直接执行模式。在不同应用场景下，用户需要SoC支持多种BOOT加载方式和上电启动方式，并且需要更为高效灵活BOOT加载方式以方便使用。

目前有很多研究BOOT方法的专利，然而，对于兼容串行存储器BOOT加载、并行存储器BOOT加载以及NOBOOT直接执行方式的设计结构，目前还没有发现。

发明内容

本发明提供了一种基于两级BOOT结构的系统级芯片；采用硬件控制的方式选择上电复位的启动地址和访问的片外存储体类型，并且基于两级BOOT结构实现系统级芯片的三种上电启动方式。

本发明的技术方案是：一种基于两级BOOT结构的系统级芯片，包括存储器控制器，存储控制器通过片内总线连接处理器，片内总线连接片内ROM；其中存储器控制器连接存储区一和存储区二；其中存储区一包括串行PROM和并行MRAM，且存储器控制器同一时刻访问串行PROM或并行MRAM；存储区二为并行SRAM；其中片内ROM存储一级BOOT指令，且处理器访问片内ROM存储的内容；其中存储区一中存储二级BOOT指令和用户程序；其中处理器接入BOOTSEL控制引脚；存储器控制器接入ROMSEL控制引脚。

更进一步的，本发明的特点还在于：

其中该系统芯片实现上电启动的方式为：通过并行MRAM实现上电启动、通过片内ROM和并行MRAM实现上电启动或通过片内ROM和串行PROM实现上电启动。