[发明专利]内容可寻址存储器和半导体装置在审
| 申请号： | 201810533547.6 | 申请日： | 2018-05-29 |
| 公开（公告）号： | CN108986868A | 公开（公告）日： | 2018-12-11 |
| 发明（设计）人： | 薮内诚 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G11C29/10 | 分类号： | G11C29/10 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 李兰;孙志湧 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 匹配线 内容可寻址存储器 耦合 存储单元 电位 半导体装置 改变电路 输出电路 搜索线 搜索 访问 | ||
1.一种内容可寻址存储器，包括：
多个存储单元；
匹配线，所述匹配线耦合至所述多个存储单元；
搜索线，所述搜索线耦合至所述多个存储单元中的每个；
匹配线输出电路，所述匹配线输出电路耦合至所述匹配线；以及
电位改变电路，所述电位改变电路耦合至所述匹配线并且改变所述匹配线的电位。
2.根据权利要求1所述的内容可寻址存储器，
其中，所述多个存储单元被布置在所述电位改变电路和所述匹配线输出电路之间。
3.根据权利要求1所述的内容可寻址存储器，还包括：
字线，所述字线耦合至所述多个存储单元中的每个；以及
字线驱动器，所述字线驱动器耦合至所述字线，
其中，所述电位改变电路被设置在所述字线驱动器和所述多个存储单元之间。
4.根据权利要求1所述的内容可寻址存储器，
其中，所述多个存储单元中的每个是TCAM单元。
5.一种半导体装置，包括：
匹配线；
多个存储单元，所述多个存储单元耦合至所述匹配线；
输出电路，所述输出电路耦合至所述匹配线；以及
匹配线拉引放大电路，所述匹配线拉引放大电路耦合至所述匹配线并且用于拉引所述匹配线的电位，
其中，所述多个存储单元被布置在所述匹配线拉引放大电路和所述输出电路之间。
6.根据权利要求5所述的半导体装置，
其中，所述匹配线拉引放大电路包括：
第一P沟道MOS晶体管，所述第一P沟道MOS晶体管的栅极耦合至所述匹配线；
第一N沟道MOS晶体管，所述第一N沟道MOS晶体管的栅极耦合至所述匹配线；
第二N沟道MOS晶体管；
第二P沟道MOS晶体管，所述第二P沟道MOS晶体管的栅极耦合至所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管的公共耦合节点；
第三N沟道MOS晶体管，所述第三N沟道MOS晶体管的栅极耦合至所述公共耦合节点；以及
第四N沟道MOS晶体管，
其中，所述第一P沟道MOS晶体管、所述第一N沟道MOS晶体管和所述第二N沟道MOS晶体管的源极-漏极路径串联耦合在第一参考电位和第二参考电位之间，
其中，所述第二P沟道MOS晶体管、所述第三N沟道MOS晶体管和所述第四N沟道MOS晶体管的源极-漏极路径串联耦合在所述第一参考电位和所述第二参考电位之间，并且
其中，所述第二P沟道MOS晶体管和所述第三N沟道MOS晶体管之间的公共耦合节点耦合至所述匹配线。
7.根据权利要求6所述的半导体装置，
其中，所述第一N沟道MOS晶体管和所述第二N沟道MOS晶体管的栅极长度比所述第三N沟道MOS晶体管和所述第四N沟道MOS晶体管的栅极长度长。
8.根据权利要求6所述的半导体装置，
其中，所述第三N沟道MOS晶体管和所述第四N沟道MOS晶体管的栅极宽度比所述第一N沟道MOS晶体管和所述第二N沟道MOS晶体管的栅极宽度宽。
9.根据权利要求7所述的半导体装置，
其中，所述第一N沟道MOS晶体管、所述第二N沟道MOS晶体管、所述第三N沟道MOS晶体管和所述第四N沟道MOS晶体管是FinFET。
10.根据权利要求8所述的半导体装置，
其中，所述第一N沟道MOS晶体管、所述第二N沟道MOS晶体管、所述第三N沟道MOS晶体管和所述第四N沟道MOS晶体管是FinFET。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810533547.6/1.html，转载请声明来源钻瓜专利网。
