[发明专利]晶体管栅极的制造方法

说明书

本发明涉及一种晶体管栅极的制造方法，涉及集成电路制造技术，包括：在隔离区与有源区上依次淀积上多晶硅、氮化硅、氧化硅、无定型碳层及有机涂层材料层；刻蚀掉有机涂层材料层，并进一步消除无定型碳层表面的起伏，使经该次刻蚀工艺后的无定型碳层的表面平整；淀积无氮介质抗反射层和涂布底部抗反射层，并进行光刻胶涂布显影工艺；然后依次进行底部抗反射层的刻蚀、无氮介质抗反射层、无定型碳、氧化硅膜以及氮化硅膜的刻蚀；然后去无定型碳；然后进行晶体管的栅极切割及多晶硅刻蚀，得到晶体管的栅极形貌，以消除底部抗反射层对晶体管栅极关键尺寸的影响，改善晶体管的特性。

技术领域

本发明涉及一种集成电路制造技术，尤其涉及一种晶体管栅极的制造方法。

背景技术

在半导体集成电路制造中，晶体管栅极的关键尺寸是衡量集成电路制造和设计水平的重要尺度。

栅极关键尺寸主要由硬掩膜刻蚀工艺决定(特别在28nm工艺节点以下)。在硬掩膜刻蚀工艺中，首先通过淀积工艺在隔离区与有源区上依次淀积多晶硅、氮化硅、氧化硅、无定型碳、无氮介质抗反射层后，再涂上底部抗反射层、光刻胶。具体的，可参考图1，图1为现有技术的晶体管的制造过程示意图。如图1所示，由于隔离区与有源区之间有一定的台阶，且上述多晶硅、氮化硅、氧化硅、无定型碳、无氮介质抗反射层都是通过化学真空沉积的方法形成的，因此沉积完上述材料之后仍有隔离区和有源区台阶造成的起伏，后续涂上底部抗反射层后导致其在隔离区和有源区的厚度差别较大，由于底部抗反射层厚度对栅极关键尺寸影响很大，最终导致刻蚀后栅极在隔离区和有源区关键尺寸有较大的差异。

具体的，可参考图2a至图2f，图2a至图2f分别为现有技术的晶体管的制造过程示意图。在图1的基础上进行刻蚀工艺，如图2a所示，首先进行底部抗反射层刻蚀，由于底部抗反射层受到隔离区和有源区台阶的影响后厚度不一致，隔离区上厚度比较薄，从而导致隔离区上栅极关键尺寸较小，相应的有源区上栅极关键尺寸比较大。之后，如图2b所示，进行无氮介质抗反射层刻蚀，由于上一步底部抗反射层厚度差异引起的关键尺寸差异会进一步往下传递，有源区栅极关键尺寸大，隔离区栅极关键尺寸小。之后，如图2c所示，以无氮介质抗反射层为掩膜层，进行无定型碳刻蚀。之后，如图2d所示，以无定型碳刻蚀为掩膜层，进行氧化硅膜刻蚀。之后，如图2e所示，以无定型碳刻蚀为掩膜层，进行氮化硅膜层刻蚀。之后，如图2f所示，去无定型碳，栅极硬掩膜刻蚀结束。

然后，请参考图3a和3b，图3a为现有技术的晶体管的栅极形貌侧视图，图3b为现有技术的晶体管的栅极形貌俯视图。如图3a和3b所示，在图2f的基础上进行栅极切割及多晶硅刻蚀，得到栅极形貌，最终产生的栅极的关键尺寸在有源区和隔离区上有较大差异，整个晶体管栅极关键尺寸粗糙度较差，从而影响晶体管的特性。

发明内容

本发明的目的在于提供一种晶体管栅极的制造方法，以提高晶体管的特性。

本发明提供的晶体管栅极的制造方法，包括：步骤S1，在隔离区与有源区上依次淀积上多晶硅、氮化硅、氧化硅、无定型碳层及有机涂层材料层；步骤S2，刻蚀掉有机涂层材料层材料，并进一步消除无定型碳层表面的起伏，使经该次刻蚀工艺后的无定型碳层的表面平整；步骤S3，在步骤S2的基础上淀积无氮介质抗反射层和涂布底部抗反射层，并进行光刻胶涂布显影工艺；步骤S4，在步骤S3的基础上以光刻胶为掩膜进行底部抗反射层的刻蚀；步骤S5，在步骤S4的基础上以光刻胶为掩膜层进行无氮介质抗反射层的刻蚀；步骤S6，在步骤S5的基础上以无氮介质抗反射层为掩膜层进行无定型碳的刻蚀；步骤S7，在步骤S6的基础上以无定型碳为掩膜层进行氧化硅膜刻蚀；步骤S8，在步骤S7的基础上以无定型碳为掩膜层进行氮化硅膜刻蚀；步骤S9，在步骤S8的基础上去无定型碳；以及步骤S10，在步骤S9的基础上进行晶体管的栅极切割及多晶硅刻蚀，得到晶体管的栅极形貌。

更进一步的，在步骤S3中底部抗反射层在隔离区与有源区上的厚度一致。

更进一步的，在步骤S3中底部抗反射层在隔离区与有源区上的厚度差小于