[发明专利]用于阵列基板行驱动单元的或逻辑运算电路

权利要求书

1.一种用于阵列基板行驱动单元的或逻辑运算电路，其特征在于，所述阵列基板行驱动单元包括第一阵列基板行驱动子单元和第二阵列基板行驱动子单元，所述或逻辑运算电路包括：

第一反相器，所述第一反相器用于对所述第一阵列基板行驱动子单元提供的第一上拉控制信号进行反相以输出第一下拉控制信号；

第二反相器，所述第二反相器用于对所述第二阵列基板行驱动子单元提供的第二上拉控制信号进行反相以输出第二下拉控制信号；

下拉模块，所述下拉模块用于对所述第一下拉控制信号和所述第二下拉控制信号进行下拉处理以实现或运算，并输出门极信号，其中，所述第一反相器与所述第一阵列基板行驱动子单元中的反相模块复用、且所述第二反相器与所述第二阵列基板行驱动子单元中的反相模块复用，以便所述下拉模块根据所述第一阵列基板行驱动子单元提供的下拉控制信号和所述第二阵列基板行驱动子单元提供的下拉控制信号进行或运算，所述第一反相器与所述第二反相器为GOA单元中下拉节点与上拉节点之间的反相器；上拉模块，所述上拉模块对所述门极信号进行上拉处理。

2.如权利要求1所述的用于阵列基板行驱动单元的或逻辑运算电路，其特征在于，所述上拉模块包括：

第一晶体管，所述第一晶体管的第一端和控制端相连后连接到第一预设电源；

第二晶体管，所述第二晶体管的第一端连接到所述第一预设电源，所述第二晶体管的控制端与所述第一晶体管的第二端相连并具有第一节点；

第一电容，所述第一电容的一端与所述第一节点相连，所述第一电容的另一端与所述第二晶体管的第二端相连后连接到所述下拉模块的输出端。

3.如权利要求2所述的用于阵列基板行驱动单元的或逻辑运算电路，其特征在于，所述下拉模块包括：

第三晶体管，所述第三晶体管的第一端与所述第一节点相连，所述第三晶体管的控制端接收所述第二下拉控制信号；

第四晶体管，所述第四晶体管的第一端与所述第三晶体管的第二端相连，所述第四晶体管的控制端接收所述第一下拉控制信号，所述第四晶体管的第二端连接到第二预设电源；

第五晶体管，所述第五晶体管的第一端作为所述下拉模块的输出端，所述第五晶体管的控制端与所述第三晶体管的控制端相连；

第六晶体管，所述第六晶体管的第一端与所述第五晶体管的第二端相连，所述第六晶体管的控制端与所述第四晶体管的控制端相连，所述第六晶体管的第二端连接到所述第二预设电源。

4.如权利要求3所述的用于阵列基板行驱动单元的或逻辑运算电路，其特征在于，所述第一晶体管至所述第六晶体管均为耗尽型TFT。

5.如权利要求1所述的用于阵列基板行驱动单元的或逻辑运算电路，其特征在于，所述第一反相器包括：

第七晶体管，所述第七晶体管的第一端和控制端相连后连接到第一预设电源；

第八晶体管，所述第八晶体管的第一端与所述第七晶体管的第二端相连且具有第二节点，所述第八晶体管的控制端接收所述第一上拉控制信号，所述第八晶体管的第二端连接到第二预设电源，所述第二节点作为所述第一反相器的输出端。

6.如权利要求1所述的用于阵列基板行驱动单元的或逻辑运算电路，其特征在于，所述第二反相器包括：

第九晶体管，所述第九晶体管的第一端和控制端相连后连接到第一预设电源；

第十晶体管，所述第十晶体管的第一端与所述第九晶体管的第二端相连且具有第三节点，所述第十晶体管的控制端接收所述第二上拉控制信号，所述第十晶体管的第二端连接到第二预设电源，所述第三节点作为所述第二反相器的输出端。

7.一种显示装置的驱动电路，其特征在于，包括如权利要求1-6中任一项所述的用于阵列基板行驱动单元的或逻辑运算电路。

8.一种显示装置，其特征在于，包括如权利要求7所述的显示装置的驱动电路。

9.一种显示屏，其特征在于，包括如权利要求8所述的显示装置。