[发明专利]一种受电设备

说明书

公开了一种受电设备(PD)。该PD的整流电路采用4个MOSFET以降低成本。并且这4个MOSFET的位置按照触点对1，2上的电势低于触点对3，6上的电势并且触点对7，8上的电势低于触点对4，5上的电势的前提布置，使得每一触点组的PoE电流仅经过其中两个MOSFET而不经过二极管，以降低功率损耗。

技术领域

本申请涉及通信领域，尤其涉及一种受电设备。

背景技术

以太网供电(英文：Power over Ethernet，PoE)系统包括供电器材(英文：powersourcing equipment，PSE)和受电设备(英文：powered device，PD)。PSE经由以太网双绞线在和PD通信的同时向PD供电。以太网双绞线包括8根线，用1至8编号。其中线1和线2成对，线3和线6成对，线4和线5成对，线7和线8成对。成对的两根线绞在一起。广泛使用的百兆以太网用其中的1，2线对和3，6线对通信，而4，5线对和7，8线对空闲。因此，1，2线对和3，6线对为一组，4，5线对和7，8线对为另一组。早期的以太网供电一般使用数据线对组(1，2线对和3，6线对)供电。新的以太网供电可以用两组线对一起供电。图1为一种PD的结构。图1中PD采用二极管全桥整流电路。

二极管的功率损耗大。因此该PD的功率利用率低。

发明内容

本申请提供一种PD，以提高PD的功率利用率。

第一方面，提供了一种PD。该PD包括以太网端口，整流电路和PD电路。其中，所述以太网端口包括第一触点对，第二触点对，第三触点对和第四触点对。所述第一触点对用于与以太网线的1，2线对相连。所述第二触点对用于与以太网线的3，6线对相连。所述第三触点对用于与以太网线的4，5线对相连。所述第四触点对用于与以太网线的7，8线对相连。所述整流电路包括四个金属氧化物半导体场效应晶体管(英文：metal-oxide-semiconductorfield-effect transistor，MOSFET)和至少四个二极管。所述四个MOSFET分别为第一MOSFET，第二MOSFET，第三MOSFET和第四MOSFET。所述至少四个二极管包括第一二极管，第二二极管，第三二极管和第四二极管。所述第一触点对与所述第一二极管的阳极相连，并且与所述第一MOSFET的第一端相连。所述第二触点对与所述第二二极管的阴极相连，并且与所述第二MOSFET的第一端相连。所述第三触点对与所述第三二极管的阴极相连，并且与所述第三MOSFET的第一端相连。所述第四触点对与所述第四二极管的阳极相连，并且与所述第四MOSFET的第一端相连。所述PD电路的电源输入正极与所述第一二极管的阴极相连，并且与所述第二MOSFET的第二端相连，并且与所述第三MOSFET的第二端相连，并且与所述第四二极管的阴极相连。所述PD电路的电源输入负极与所述第一MOSFET的第二端相连，并且与所述第二二极管的阳极相连，并且与所述第三二极管的阳极相连，并且与所述第四MOSFET的第二端相连。

触点对1，2上的电势低于触点对3，6上的电势并且触点对7，8上的电势低于触点对4，5上的电势为PoE中最广泛的使用场景。上述场景中PD中的第一至第四二极管都截止。因此，由于电流仅经过MOSFET而不经过二极管，PD的整流电路的损耗小。而相比于采用8个MOSFET的整流电路，在功率损耗相同的情况下，上述结构降低了PD的复杂度和成本。

结合第一方面，在第一方面的第一种实现中，所述第一MOSFET的栅极与所述第二触点对相连。所述第二MOSFET的栅极与所述第一触点对相连。所述第三MOSFET的栅极与所述第四触点对相连。所述第四MOSFET的栅极与所述第三触点对相连。

结合第一方面或第一方面的第一种实现，在第一方面的第二种实现中，所述第一MOSFET为N型MOSFET。所述第二MOSFET为P型MOSFET。所述第三MOSFET为P型MOSFET。所述第四MOSFET为N型MOSFET。当触点对1，2上的电势低于触点对3，6上的电势并且触点对7，8上的电势低于触点对4，5上的电势时，采用上述类型的MOSFET无需额外的驱动电路。