[发明专利]一种动态存储的单元电路及设计方法

说明书

本发明公开了一种动态存储的单元电路及设计方法，包括多个存储元电路，存储元电路包括存储元以及开关控制电路，存储元为电容，所述开关控制电路包括开关电路以及控制电路，所述开关电路控制存储元电路的信号输入，所述控制电路接收开关电路的信号从而控制存储元进行信息存储，将所述存储元的高电位一端与下一个存储元的开关电路输入端相连，形成若干个存储元电路串联，开关电路一打开，将上一个存储单元的信号转移到下一个存储元电路，将存储元电路从头进行标号，将奇数列存储元输入端的开关电路控制端连接在同一导线A，将偶数列存储元输入端的开关电路控制端连接在同一导线B，向A、B导线依次通入周期性的电信号，使得信号进行转移存储。

技术领域

本发明涉及一种动态存储，具体涉及一种动态存储的单元电路及设计方法。

背景技术

存储器是现代信息技术中用于保存信息的记忆设备。存储器的主要功能是存储程序和各种存储器数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有“记忆”功能的设备，它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码“0”和“1”的二进制来表示数据。记忆元件的两种稳定状态分别表示为“0”和“1”。构成存储器的存储介质，存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。一般计算机系统使用的随机存取内存(RAM)可分动态随机存取内存(DRAM)与静态随机存取内存(SRAM)两种，差异在于DRAM需要由存储器控制电路按一定周期对存储器刷新，才能维系数据保存，SRAM的数据则不需要刷新过程，在上电期间，数据不会丢失。

发明内容

本发明提供了一种动态存储的单元电路及设计方法，可实现动态数据存储，其线路简单易于集成，存储速度快。

本发明通过下述技术方案实现：

一种动态存储的单元电路，包括多个存储元电路，所述存储元电路包括N沟增强型场效管M1，所述场效管M1的漏极为存储元电路的数据输入端，场效管M1的源极连接NPN型三极管的基极，所述三极管的集电极同时连接电阻以及P沟增强型场效管M2的栅极，所述电阻和场效管M2的源极连接直流电源正极，场效管M2的漏极连接电容，所述电容和三极管的发射极连接直流电源的负极，同时场效管M2的漏极也作为存储元电路的数据输出端；所述数据输出端与下一个存储元电路的数据输入端相连，形成若干个存储元电路串联，将存储元电路从第一个进行标号，第一个存储元电路为U1，第二个存储元电路为U2，第n个为存储元电路为Un，因此，形成奇数位标号的存储元电路为U1、U3、U(2n+1)以及偶数位标号的U2、U4、U(2n)，所述奇数位标号存储元电路U1、U3、U(2n+1)的场效管M1的栅极连接导线A，所述偶数位标号存储元电路U2、U4、U(2n)的场效管M1的栅极连接导线B，工作时，向A、B导线依次通入周期性的电信号。当A导线通电时，数据从第一个存储元电路U1的场效管M1进入，三极管导通，电阻电压升高，场效管M2打开，电容进行充电，A导线停止通电，B导线通电，第二个存储元电路U2的场效管打开，第一个存储元电路U1的电容进行放电，然后与第一个存储元电路同样的过程，使得第二个存储元电路的电容充电，由此反复，数据编存储在个各存储电路中，工作时，数据输入频率与AB导线通入的电信号频率相同，因此，只需要提高提供给AB导线的电信号频率便可提高存储速度，电路简单易于集成，读写速度快。

进一步的，周期性的电信号是将正弦交流电分为上半周期与下半周期的电信号，将正弦交流电的上半周期电信号与导线A连接，将正弦交流电的下半周期电信号与导线B连接，A、B导线轮流导电，读入数据的频率与正弦交流电频率相同。

进一步的，正弦交流电是用二极管单向导流把正负电分离出来。

进一步的，场效管M1的衬底连接场效管M1的源极，所述场效管M2的衬底连接场效管M2的源极。衬底与源极相连，主要用作开关电路。