[发明专利]阵列基板、显示面板及显示装置

说明书

本发明公开了一种阵列基板、显示面板及显示装置，属于显示器领域。所述阵列基板包括：多条栅线和多条数据线，所述多条栅线和所述多条数据线限定出多行子像素区域，每个所述子像素区域中布置有两个薄膜晶体管，所述两个薄膜晶体管均与所在的子像素区域的像素电极连接；其中，所述多行子像素区域中的第n行子像素区域内的两个薄膜晶体管的栅极分别与所述多条栅线中的第n条栅线及第n+1条栅线连接，K≥n≥1，n和K为整数，K为子像素区域的行数。

技术领域

本发明涉及显示器领域，特别涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展，显示屏的分辨率在不断地提升，特殊显示技术如3D显示技术及触控显示技术也在不断地应用到显示产品中。以上这些发展趋势都需要显示屏能够在更短的时间内实现数据信号的准确写入。

对于液晶显示器而言，通常通过改变有源层的材料来提升薄膜晶体管(Thin FilmTransistor，TFT)的导电性能，从而实现数据信号的快速写入。但在改变有源层的材料时，需要对有源层的制作工艺进行相应调整，导致在一段时间内容制作工艺都不够成熟，造成产品良率偏低。

发明内容

本发明实施例提供了一种阵列基板、显示面板及显示装置，以解决现有技术中通过改变有源层的材料来实现数据信号快速写入，产品良率偏低的问题。所述技术方案如下：

第一方面，本发明实施例提供了一种阵列基板，所述阵列基板包括：多条栅线和多条数据线，所述多条栅线和所述多条数据线限定出多行子像素区域，每个所述子像素区域中布置有两个薄膜晶体管，所述两个薄膜晶体管均与所在的子像素区域的像素电极连接；其中，所述多行子像素区域中的第n行子像素区域内的两个薄膜晶体管的栅极分别与所述多条栅线中的第n条栅线及第n+1条栅线连接，K≥n≥1，n和K为整数，K为子像素区域的行数。

在本发明实施例的一种实现方式中，所述两个薄膜晶体管分别位于所在的子像素区域的第一侧边和第二侧边上，所述第一侧边和所述第二侧边相对设置，且所述第一侧边和所述第二侧边为所在的子像素区域靠近栅线的侧边。

在本发明实施例的另一种实现方式中，所述多条栅线中的第m条栅线所连接的薄膜晶体管对称布置在所述第m条栅线的两侧，K≥m≥2，m为整数。

在本发明实施例的另一种实现方式中，所述薄膜晶体管包括有源层以及设置在所述有源层上的源极和漏极，对称布置在同一条栅线两侧的两个薄膜晶体管共用一个源极。

在本发明实施例的另一种实现方式中，所述薄膜晶体管连接的数据线的一部分复用作所述源极。

在本发明实施例的另一种实现方式中，各行子像素区域中子像素区域的个数相等，相邻行的子像素区域错位布置，各行子像素区域中的第a个子像素区域内的薄膜晶体管均与同一根数据线连接，L≥a≥1，a和L为整数，L为一行子像素区域内子像素区域的个数。

在本发明实施例的另一种实现方式中，所述数据线的形状为矩形波状。

在本发明实施例的另一种实现方式中，所述阵列基板上布置有红、绿、蓝三种子像素区域，且任意相邻的两个子像素区域为不同种类的子像素区域，相邻的两个子像素区域为同一行或者不同行的两个子像素区域。

在本发明实施例的另一种实现方式中，所述阵列基板还包括驱动模块，所述驱动模块包括级联设置的K+2个栅驱动单元，所述K+2个栅驱动单元中的第1个连接第1条栅线，所述K+2个栅驱动单元中的最后1个连接最后1条栅线，所述K+2个栅驱动单元中的第s个栅驱动单元同时连接第s-1条和第s条栅线，K+1≥s≥2。

在本发明实施例的另一种实现方式中，所述驱动模块还包括A个栅驱动单元，所述A个栅驱动单元不连接栅线，A为正整数；第A+1个栅驱动单元连接第1条栅线，第A+2至第K+1+A个栅驱动单元分别连接2条栅线，第K+2+A个栅驱动单元连接最后1条栅线。