[发明专利]一种半导体存储器的存储单元电路及设计方法

说明书

本发明公开了一种半导体存储器的存储单元电路及设计方法，包括多个存储元电路，所述存储元电路包括存储元以及开关控制电路，所述存储元的输入端和输出都设置有开关控制电路，所述开关控制电路控制存储元的信号输入以及输出，所述存储元电路进行串联，将奇数列存储元输入端的开关电路控制端连接在同一导线A，将奇数列存储元的置零端连接在同一跟导线D，将偶数列存储元输入端的开关电路控制端连接在同一导线C，将偶数列存储元的置零端连接在同一跟导线B，工作时依次向导线A、B、C、D通入周期性的电信号；通过奇数列与偶数列交替，锁存器通过重复的数据存入，转移，清零，再存入，实现了数据的写入存储与读出使得数据存储稳定。

技术领域

本发明涉及一种存储器，具体涉及一种半导体存储器的存储单元电路及设计方法。

背景技术

存储器是现代信息技术中用于保存信息的记忆设备。存储器的主要功能是存储程序和各种存储器数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有“记忆”功能的设备，它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码“0”和“1”的二进制来表示数据。记忆元件的两种稳定状态分别表示为“0”和“1”。构成存储器的存储介质，存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。

发明内容

本发明提供了一种半导体存储器的存储单元电路及设计方法，可用在动态存储中，其线路简单易于集成，存储信号稳定。

本发明通过下述技术方案实现：

一种半导体存储器的存储单元电路，包括若干个存储元电路，所述存储元电路包括N沟增强型场效管M1、锁存器D、P沟增强型场效管M2，所述场效管M1的漏极作为存储元电路的数据输入端，场效管M1的源极连接锁存器D的输入端，所述锁存器D1的置零端连接电路信号B，锁存器D的正向输出端Q连接场效管M2的源极，锁存器D的反向输出端Q’连接场效管M2栅极，场效管M2的漏极端作为存储元电路的输出端；所述场效管M1与场效管M2都是增强型场效管；所述输出端与下一个存储元电路的数据输入端相连，形成若干个存储元电路串联，将存储元电路从第一个进行标号，第一个存储元电路为U1，第二个存储元电路为U2，第n个为存储元电路为Un，因此，形成奇数位标号的存储元电路为U1、U3、U(2n+1)以及偶数位标号的U2、U4、U(2n)，所述奇数位标号存储元电路U1、U3、U(2n+1)的场效管M1的栅极连接导线A，所述奇数位标号存储元电路U1、U3、U(2n+1)的锁存器置零端连接导线D，所述偶数位标号存储元电路U2、U4、U(2n)的场效管M1的栅极连接导线C，所述偶数位标号存储元电路U2、U4、U(2n)的锁存器置零端连接导线B；工作过程中，依次向导线A、B、C、D通入周期性的电信号。通过使用器进行数据存储，数据存储稳定，方便写入和读出，通过交流电频率决定写入速度，可提高存储速度，使用晶体管组成方便集成，通过奇数列与偶数列交替，锁存器通过重复的数据存入，转移，清零，再存入，实现了数据的写入存储与读出使得数据存储稳定。

进一步的，周期性的电信号是将正弦交流电的上半周期正电和下半周期负电用二极管单向导流把正负电分离出来，然后将上半周期的正电与下半周期的负电分成两个部分，使得一个周期的的正弦交流分成四个部分，将四个部分的电按时间顺序依次接入四根导线A、B、C、D。

进一步的，将上半周期的正电与下半周期的负电分成两个部分是用稳压二极管分成。

一种半导体存储器的存储单元电路的设计方法，包括多个存储元电路，所述存储元电路包括存储元以及开关控制电路，所述存储元的输入端和输出都设置有开关控制电路，所述开关控制电路控制存储元的信号输入以及输出，所述存储元电路进行串联，将奇数列存储元输入端的开关电路控制端连接在同一导线A，将奇数列存储元的置零端连接在同一跟导线D，将偶数列存储元输入端的开关电路控制端连接在同一导线C，将偶数列存储元的置零端连接在同一跟导线B，工作时依次向导线A、B、C、D通入周期性的电信号。