[发明专利]一种嵌入式多任务管理装置

权利要求书

1.一种嵌入式多任务管理装置，其特征在于，包括MCU处理器以及分别与之电性连接的程序存储器、数据存储器A、校验存储器和FPGA控制器，分别与FPGA控制器电性连接的光纤接口、1553B接口、LVDS接口、RS422接口、数据存储器B，以及对各个存储器、接口、处理器、控制器进行供电的电源模块；

所述FPGA控制器作为MCU处理器的扩展接口，所述FPGA控制器通过1553B接口接收卫星管理平台的控制命令以及传送工作状态参数给卫星管理平台，所述FPGA控制器通过RS422接口接收卫星管理平台的秒脉冲信号并传送测高数据给卫星管理平台，所述FPGA控制器通过LVDS接口传送处理后的回波数据给卫星管理平台，所述FPGA控制器通过光纤接口接收原始回波数据，并进行距离补偿、脉冲压缩处理，所述数据存储器B用于存储来自下一级数字收发单元的原始回波数据；

所述程序存储器用于存储操作系统、应用程序和中间数据，所述数据存储器A用于暂存程序运行中的数据，掉电以后暂存的数据会丢失，所述校验存储器用于存储操作的错误检测和纠正EDAC的校验码。

2.根据权利要求1所述的一种嵌入式多任务管理装置，其特征在于，所述MCU处理器为一片AT697F处理器，程序存储器为两片3DFO64M16VS1281芯片，FPGA控制器为一片XQ5VX100T控制器，数据存储器A为一片AT68166F芯片，校验存储器为一片AT60142FT芯片，数据存储器B为两片3DSR32M32VS8504芯片。

3.根据权利要求2所述的一种嵌入式多任务管理装置，其特征在于，所述AT697F处理器通过地址总线ADDR2～ADDR23、数据总线DATA0～DATA31、FLASH片选控制线FLASH_CS0、FLASH写控制线FLASH_WE、FLASH读控制线FLASH_OE、FLASH状态指示线BRDYN与3DFO64M16VS1281芯片的对应引脚相连，XQ5VX100T控制器通过FLASH复位控制线FLASH_RST、FLASH字节控制线FLASH1_BYTE、FLASH2_BYTE与3DFO64M16VS1281芯片对应引脚相连，实现了16M字节程序的存取。

4.根据权利要求2所述的一种嵌入式多任务管理装置，其特征在于，所述AT697F处理器通过地址总线ADDR2～ADDR20、数据总线DATA0～DATA31、SRAM写控制总线SRAM_WE0～SRAM_WE3、SRAM片选控制线SRAM_CS0、SRAM读控制线SRAM_OE0与AT68166F芯片的对应引脚相连，实现了2M字节数据的存取。

5.根据权利要求2所述的一种嵌入式多任务管理装置，其特征在于，所述AT697F处理器通过地址总线ADDR2～ADDR20、数据总线CBDATA0～CBDATA7、SRAM写控制线SRAM_WE0、SRAM片选控制线SRAM_CS0、SRAM读控制线SRAM_OE0与AT60142FT芯片的对应引脚相连，实现了512K字节校验数据的存取。

6.根据权利要求2所述的一种嵌入式多任务管理装置，其特征在于，所述AT697F处理器通过地址总线ADDR0～ADDR27、数据总线DATA0～DATA31、SRAM写控制总线SRAM_WE0～SRAM_WE3、SRAM片选控制总线SRAM_CS0～SRAM_CS4、SRAM读控制总线SRAM_OE0～SRAM_OE3、控制线PIO3_MCU_FPGA、控制线PIO4_MCU_FPGA、控制线PIO5_MCU_FPGA、控制线PIO6_MCU_FPGA、DONE信号线、PROGRAM信号线、V4RST信号线与XQ5VX100T控制器的对应引脚相连，实现与XQ5VX100T控制器的通信和控制。