[发明专利]基于温度的CMOS工艺器件抗辐射加固方法有效
申请号: | 201810553481.7 | 申请日: | 2018-05-31 |
公开(公告)号: | CN108511402B | 公开(公告)日: | 2019-12-06 |
发明(设计)人: | 马武英;何振山;丛培天;姚志斌;王祖军;何宝平;盛江坤;董观涛;薛院院 | 申请(专利权)人: | 西北核技术研究所 |
主分类号: | H01L23/34 | 分类号: | H01L23/34;H01L23/552 |
代理公司: | 61211 西安智邦专利商标代理有限公司 | 代理人: | 杨引雪<国际申请>=<国际公布>=<进入 |
地址: | 710024 陕*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 退火 加热 抗辐射 总剂量 封装 电子器件性能 功能失效 基片连接 空间辐射 时间应用 电阻 管脚 管壳 加温 退变 制作 | ||
1.一种基于温度的CMOS工艺器件抗辐射加固方法,其特征在于,包括以下步骤:
1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间;
2)确定调节电流,将CMOS工艺器件进行封装;
2.1)在基片上制作加温电阻;
2.2)对基片进行加热,将基片加热至最优退火温度,确定此时的电流值为调节电流;
2.3)将待加固CMOS工艺器件与基片连接、封装,同时在CMOS工艺器件的管壳中增加温度控制管脚;
3)当累积总剂量达到规定总剂量时,根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热,从而提高CMOS工艺器件的抗总剂量;
步骤1)具体包括以下步骤,
1.1)选取待加固的同批次CMOS工艺器件,分A、B两组,对A组和B组器件进行常规封装,并开展电学性能测试,筛选出性能稳定的器件;
1.2)对A组样品进行总剂量辐照实验,获得该批次实验样品抗总剂量辐射的能力;
1.3)对B组器件进行总剂量辐照实验,累积辐照总剂量至步骤1.2)总剂量值的80%;
1.4)将步骤1.3)辐照后的样品进行再次分组,将各组样品进行不同温度的退火实验,在不同温度值的退火过程中选取多个时间点,对各组器件的电特性进行测试;
1.5)在步骤1.4)的测试结果中选取电特性测试恢复最快的温度为最优退火温度,性能恢复到退火前的10%以内所对应时间为最佳退火时间。
2.根据权利要求1所述的基于温度的CMOS工艺器件抗辐射加固方法,其特征在于:步骤1.4)中的不同温度范围值在60℃~100℃间选择。
3.根据权利要求2所述的基于温度的CMOS工艺器件抗辐射加固方法,其特征在于,步骤1.2)具体为:在辐照过程中对待加固CMOS工艺器件的电参数和功能进行测试,电参数超出规定阈值或功能失效时,对应的剂量点为该批次器件的失效阈值。
4.根据权利要求1至3任一所述的基于温度的CMOS工艺器件抗辐射加固方法,其特征在于:步骤2.1)中,在加热基片上采用厚膜工艺制作加温电阻。
5.根据权利要求4所述的基于温度的CMOS工艺器件抗辐射加固方法,其特征在于:步骤2.1)中,在加热基片上采用氧化铝厚膜工艺制作加温电阻。
6.根据权利要求5所述的基于温度的CMOS工艺器件抗辐射加固方法,其特征在于:步骤2.3)中将待加固CMOS工艺器件与基片连接、封装的具体方法为:将待加固的CMOS工艺器件的芯片与加热基片粘接,将CMOS工艺器件的芯片与管壳键合互连。
7.根据权利要求6所述的基于温度的CMOS工艺器件抗辐射加固方法,其特征在于:步骤2)还包括步骤2.4)开展电学性能测试,筛选出性能稳定的CMOS工艺器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西北核技术研究所,未经西北核技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810553481.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体芯片的封装结构及其封装方法
- 下一篇:芯片封装系统