[发明专利]数据包处理方法

说明书

一种数据包处理方法，运行于一电路系统如一系统晶片(SoC)。当系统晶片的处理器在执行工作时，会先接收并解析至少包括一关键信息的数据包，然后根据解析结果及关键信息来判定数据包是否为高优先级数据包，若为高优先级数据包，则执行高优先级中断处理(Rx High Priority Interrupt)，即时发送中断处理信号至一系统端，相反地，若非高优先级数据包，则判定为普通数据包并执行中断调控处理，持续接收数据包直到达到一预定数量或一预定时间段。所揭露的电路系统可以在保有中断的特性外，更保持系统处理重要任务的即时性。

技术领域

一种数据包处理方法，特别是一种针对不同优先级数据包的处理方法。

背景技术

系统晶片(System on Chip，SoC)为一种整合多种功能的系统的单一晶片，并广泛被晶片设计者采用，设计系统晶片时，设置有一个中央处理器(CPU)、多个子系统(subsystems)，或是子系统的子系统，子系统通过系统总线(bus)彼此通信。

因为系统晶片中的子系统彼此分享共同的数据包，传统上，子系统彼此之间运用了触发(trigger)中断(interrupt)的方式进行通信，作为控制数据包存取的机制。所述中断是由系统内中央处理器的中断控制器(Interrupt Controller)所处理的，中断控制器用以连接各种子系统和中央处理器，当有一个子系统产生中断后，需经过中断控制器的转发，信号才能到达中央处理器。

但，因网路上传输的数据包数量过于巨大，若每一笔收到的数据包都发送中断给中央处理器处理，会使中央处理器使用率过高，过度占用系统资源，因而降低硬件的使用效率。有鉴于此，目前多数设备会采用中断调控(Interrupt Moderation)的方式，使网路硬件在收到数据包时不会立即中断进行处理，而是持续接收数据包直到达到一预定数量或一预定时间段之后再触发中断，从而优化中断处理效率，降低中央处理器使用率以发挥更佳的硬件性能。

然而，中断调控的方式会导致数据包的传输及处理产生较大的延迟，对于一些需要数据包及时响应的应用而言，会有不够及时的问题。

发明内容

说明书提出一种数据包处理方法，运行于一电路系统如一系统晶片(SoC)。根据一实施例，当系统晶片的处理器在执行工作时，会先接收并解析至少包括一关键信息的数据包，然后根据所述解析结果及所述关键信息来判定所述数据包是否为高优先级数据包，若为高优先级数据包，则执行高优先级中断处理(Rx High Priority Interrupt)，即时发送中断处理信号至一系统端，相反地，若非高优先级数据包，则判定为普通数据包并执行中断调控处理，持续接收数据包直到达到一预定数量或一预定时间段。所揭露的电路系统可以在保有中断的特性外，更保持系统处理重要任务的即时性。

根据另一实施例，当系统晶片的处理器在执行工作时，会先接收来自一来源的数据包，然后根据所述来源来判定所述数据包是否为高优先级来源数据包，若为高优先级来源数据包，则执行高优先级中断处理(Rx High Priority Interrupt)，即时发送中断处理信号至一系统端，相反地，若非高优先级来源数据包，则判定为普通来源数据包并执行中断调控处理，持续接收数据包直到达到一预定数量或一预定时间段。

本说明书还提供另一实施例，若判定所述数据包为普通来源数据包，则进一步解析所述普通来源数据包，再根据所述解析步骤来判定所述普通来源数据包是否为高优先级数据包，若为高优先级数据包，则执行高优先级中断处理(Rx High Priority Interrupt)，相反地，若非高优先级数据包，则判定为普通级数据包并执行中断调控处理，持续接收数据包直到达到一预定数量或一预定时间段。

为了能更进一步了解本发明为达成既定目的所采取之技术、方法及功效，请参阅以下有关本发明之详细说明、图式，相信本发明之目的、特征与特点，当可由此得以深入且具体之了解，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明