[发明专利]一种沟槽式MOS势垒肖特基二极管及制造方法

说明书

一种沟槽式MOS势垒肖特基二极管及制造方法，属于半导体技术领域。包括沟槽式MOS势垒肖特基芯片以及分别引出的阴极和阳极，包括衬底（6）以及外延层（4），在外延层（4）的表面设置有有源区沟槽（5）和耐压环沟槽（3），其特征在于：芯片切割位置（12）在所述耐压环沟槽（3）的中部，自芯片切割位置（12）切割形成切割面（10），在切割面（10）及上下边缘区有钝化层（16）覆盖。在本沟槽式MOS势垒肖特基二极管及制造方法中，在耐压环沟槽中部进行切割，取消了现有技术中耐压环弯曲弧度部位，提高了芯片的耐压性能，同时只采用一道光刻实现芯片的制造，使工艺复杂程度以及生产成本大大降低。

技术领域

一种沟槽式MOS势垒肖特基二极管及制造方法，属于半导体技术领域。

背景技术

近年来由于肖特基势垒二极管（Schottky Barrier Diode，简称SBD）的低导通压降和极短的反向恢复时间对电路系统效率提高引起了人们高度重视并应用广泛。SBD有三个特点较为突出：（1）因为肖特基势垒高度小于PN结势垒高度，SBD的开启电压和导通压降均比PIN二极管小，可以降低电路中的功率损耗到较低水平；（2）SBD的结电容较低，它的工作频率高达100GHz；（3）SBD是不存在少数载流子的注入，因此开关速度更快，自身反向恢复时间只是肖特基势垒电容的充放电时间。

传统的肖特基二极管由于反向阻断能力接近200V时，肖特基整流器的正向压降VF将接近PIN整流器的正向压降，因此传统的肖特基势垒二极管的反向阻断电压一般低于200V，使之在应用中的效率更低。

为了减小导通压降从而减少自身损耗，提出了沟槽式MOS势垒肖特基二极管（Trench MOS-Barrier SBD，简称TMBS）。TMBS产品设计的主要优势是其将平面肖特基器件表面的最大电场转移到沟道底部的外延内部的能力。这样就可以抑制势垒下降效应，降低给定肖特基势垒的反向泄漏，这意味着TMBS产品可以利用比平面肖特基整流器更低的电阻率和更低的势垒外延，实现正向电压和开关增益。

现有沟槽式MOS势垒肖特基二极管结构如图11所示，包括衬底6，在衬底6的上方为外延层4，在外延层4的表面间隔设置有若干有源区沟槽5，在有源区沟槽5的外侧为耐压环沟槽3，在有源区沟槽5以及耐压环沟槽3的内侧壁形成沟槽内氧化层2，在内部由多晶硅9进行填充。在外延层4上表面边缘还设置有绝缘层17，阳极金属层1覆盖在外延层4表面并位于绝缘层17的内侧。现有技术的沟槽式MOS势垒肖特基二极管在产品以及工艺上存在有如下缺陷：（1）在耐压环沟槽3的底部形成有弧形面，而弯曲弧度越大电势线越密，电场强度越大，这影响了芯片的耐压性能。（2）现有工艺中至少需要三次光刻工艺：第一次是在外延层4的表面通过光刻工艺开设有源区沟槽5以及耐压环沟槽3；第二次光刻工艺是对绝缘层17光刻使之形成接触孔，以便进一步形成肖特基界面7；第三次光刻是对阳极金属层1进行光刻，使之位于绝缘层17的内侧，因此现有技术中生产工艺较为复杂，且需要较宽的一个或多个耐压环来提高芯片耐压性能。

发明内容

本发明要解决的技术问题是：克服现有技术的不足，提供一种在耐压环中部进行切割，取消了现有技术中耐压环弯曲弧度部位，提高了芯片的耐压性能，同时只采用一道光刻实现芯片的制造，使工艺复杂程度以及生产成本大大降低的沟槽式MOS势垒肖特基二极管及制造方法。

本发明解决其技术问题所采用的技术方案是：该沟槽式MOS势垒肖特基二极管，包括沟槽式MOS势垒肖特基芯片以及自芯片上通过引线分别引出的阴极和阳极，沟槽式MOS势垒肖特基芯片包括衬底以及衬底上方的外延层，在外延层的表面设置有有源区沟槽和位于有源区外圈的耐压环沟槽，在外延层的表面形成有与引线连接的阳极金属层，在衬底的底面形成与引线连接的阴极金属层，其特征在于：芯片切割位置在所述耐压环沟槽的中部，自芯片切割位置切割形成切割面，在切割面及切割面的上下边缘处覆盖有钝化层。

优选的，在所述的耐压环沟槽的内壁上设置有沟槽内氧化层并填充多晶硅。