[发明专利]存储器装置以及提供数据选通信号的方法有效
申请号: | 201810557907.6 | 申请日: | 2018-06-01 |
公开(公告)号: | CN109003637B | 公开(公告)日: | 2021-08-24 |
发明(设计)人: | 崔明灿 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | G11C11/401 | 分类号: | G11C11/401 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马雯雯;臧建明 |
地址: | 中国台湾台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 装置 以及 提供 数据 通信 方法 | ||
本发明提供一种存储器装置以及提供数据选通信号的方法,所述存储器装置包含:延迟锁定回路(DLL)电路,其接收外部时脉,并且以DLL延迟时间来延迟外部时脉以提供DLL时脉;输出驱动器,其将DLL时脉输出为数据选通信号;以及DLL偏移控制电路,其经配置以接收多个功能状态命令中的至少一个,并且基于功能状态命令中的至少一个调整DLL延迟时间。根据功能状态命令中的至少一个选择性地对DLL电路以及输出驱动器中的每一个供电。
技术领域
本发明涉存储器装置及延迟锁定回路(delay locked loop,DLL)电路提供数据选通信号的方法。
背景技术
在包含存储器装置的电脑系统中,信号的计时和存储器外部的装置的操作是受系统时脉的控制的,而信号的计时和在存储器装置内部的装置的操作是受内部时脉的控制的。为了确保在存储器装置与外部装置之间传输的信号的完整性,需要内部时脉与系统时脉同步。通常,存储器装置包含基于系统时脉提供内部时脉的延迟锁定回路(DLL)电路。
发明内容
根据本发明的一个实施例,提供了一种存储器装置。存储器装置包含:延迟锁定回路(DLL)电路,其接收外部时脉,并且以DLL延迟时间来延迟外部时脉以提供DLL时脉;输出驱动器,其将DLL时脉作为数据选通信号输出;以及DLL偏移控制电路,其经配置以接收多个功能状态命令中的至少一个,并且基于功能状态命令中的至少一个调整DLL延迟时间。根据功能状态命令中的至少一个选择性地对DLL电路和输出驱动器中的每一个供电。
根据本发明的一个实施例,提供了一种通过延迟锁定回路(DLL)电路提供数据选通信号的方法。方法包含:通过DLL电路接收外部时脉;通过DLL电路以DLL延迟时间来延迟外部时脉以提供DLL时脉;通过输出驱动器将DLL时脉作为数据选通信号输出;接收多个功能状态命令中的至少一个;基于多个功能状态命令调整DLL延迟时间以提供调整的DLL延迟时间;以及以经调整的DLL延迟时间来延迟外部时脉。根据功能状态命令中的至少一个选择性地对DLL电路和输出驱动器中的每一个供电。
基于上述,本发明的存储器装置以及提供数据选通信号的方法可藉由将DLL偏移控制电路包含于DLL和功率域电路中以在预先确定的周期期间在接收涉及功率域控制的一个或多个功能状态命令之后调整DLL延迟时间。因此,本发明的存储器装置以及提供数据选通信号的方法可有效减少由数据选通信号抖动引起的影响。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是本发明一实施例的存储器系统的方块图。
图2是本发明一实施例的在存储器装置中的DLL和功率域电路的方块图。
图3是本发明的图2的DLL和功率域电路的操作期间各种信号的时序图。
图4是本发明一实施例的DLL偏移控制电路的方块图。
图5是本发明一实施例的在存储器装置中的DLL和功率域电路的方块图。
图6是本发明的图5的DLL和功率域电路的操作期间的各种信号的时序图。
图7是本发明一实施例的DLL电路和DLL偏移控制电路的方块图。
图8是本发明一实施例的DLL电路和DLL偏移控制电路的方块图。
图9是本发明一实施例的在存储器装置中的DLL和功率域电路的方块图。
图10是本发明一实施例的DLL偏移控制电路和反馈电路的方块图。
附图标记说明
10:存储器系统
100:存储器控制器
110:存储器装置
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810557907.6/2.html,转载请声明来源钻瓜专利网。