[发明专利]一种基于PCIE的高速数据传输系统及方法

权利要求书

1.一种基于PCIE的高速数据传输系统，包括主机、FPGA模块以及PCIE总线，其特征在于，所述PCIE总线用于连接主机与FPGA模块之间的快速通讯，所述主机、FPGA模块均带有插接PCIE总线的PCIE接口，所述主机为PCIE总线的主端，FPGA模块为PCIE总线的从端，用以对DMA的完成读写操作。

2.根据权利要求1所述的一种基于PCIE的高速数据传输系统，其特征在于，所述FPGA模块包括主控DMA单元、地址和数据总线、控制和状态寄存器、中断控制器、双端口存储器，主控DMA单元与双端口寄存器通讯连接，地址和数据总线一端连接FPGA模块的PCIE接口，另一端分别连接主控DMA单元、控制和状态寄存器；主控DMA单元读写操作完成或传输过程中出现错误后，所述中断控制器用于控制PCIE总线产生MSI中断。

3.根据权利要求1所述的一种基于PCIE的高速数据传输系统，其特征在于，所述FPGA模块为数据采集卡或FPGA加速卡。

4.一种基于PCIE的高速数据传输方法，包括如权利要求1-3所述的高速数据传输系统，其特征在于，所述高速数据传输方法包括如下步骤：

S1.所述主控DMA单元读写操作操作前，主机、FPGA模块之间通过PCIE总线连接并配置，以建立正确的链接通路；

S2.主机发送DMA读或写命令，与驱动程序交互生成相应的数据包，发送给FPGA模块进入控制和状态控制寄存器中；

S3.根据控制和状态寄存器中的内容，对主控DMA单元进行配置，主机向FPGA模块返回数据包；

S3.主控DMA单元读写完成后，产生中断通知主机此次数据传输完成。

5.根据权利要求4所述的一种基于PCIE的高速数据传输方法，其特征在于，所述DMA读过程包括：主机设置DMA读的启动命令、地址、大小以及数量命令，与驱动程序交互生成读TLP数据包；发送给FPGA模块，进入控制和状态控制寄存器中；根据控制和状态寄存器中的内容，对主控DMA单元进行配置，主机向FPGA模块返回CPLD数据包；解析CPLD以取出有效的数据部分；产生中断通知主机此次DMA读操作完成。

6.根据权利要求4所述的一种基于PCIE的高速数据传输方法，其特征在于，所述DMA写过程包括：主机设置DMA写的启动命令、地址、大小以及数量命令，与驱动程序交互生成写TLP数据包；发送给FPGA模块，进入控制和状态控制寄存器中；根据控制和状态寄存器中的内容，对主控DMA单元进行配置；产生中断通知主机此次DMA写操作完成。

7.根据权利要求4所述的一种基于PCIE的高速数据传输方法，其特征在于，主控DMA单元读或写操作前所述主机、FPGA模块之间进行配置，包括获取当前PCIE总线传输速率、确认EP本地时钟、确认传输数据的最大负载、LTSSM状态机的低功耗状态是否开启、VC通道是否开启以及确认BAR的地址空间。