[发明专利]一种基于FPGA的图像数字水印处理系统及其处理方法

说明书

本发明公开了一种基于FPGA的图像数字水印处理系统及其处理方法，涉及信息隐藏技术领域，本发明包括提取加速算法模块、编写加速软核模块、加速任务调度模块、硬件虚拟化模块、FPGA高性能计算卡和控制主机模块，图像数字水印的嵌入和提取需要进行大量的图像变换运算，FPGA在这类计算密集型任务中相比CPU具有更低的延迟，本发明在图像变换运算时对离散小波变换及其逆变换进行硬件加速，能够极大提升系统的整体响应速度。

技术领域

本发明涉及信息隐藏技术领域，更具体的是涉及一种基于FPGA的图像数字水印处理系统及其处理方法。

背景技术

随着计算机网络通信技术的发展，以多媒体数字产品为载体的信息得以在互联网方便地传播、交流和共享，但同时也带来了日益严重的数字产品遭到破坏、篡改和复制等侵权问题。一些数字媒体信息涉及到国家机密、个人隐私等敏感信息，一旦受到攻击、篡改和恶意传播，将会对社会或个人带来极其恶劣的影响。而现有的密码学技术并不能有效地解决这些问题，在现有的网络环境中切实维护数字媒体的版权信息，已经成为了一个亟待解决的问题。由此，对数字水印技术的深入研究具有重要的研究意义和应用价值。

按照图像数字水印的主要特征，目前将图像数字水印算法一般分为空域和变换域两类算法。常见的空域算法包括Schyndel算法、Patchwork算法等，但这类算法难以抵抗常见的图像攻击和免受噪声干扰的影响，目前使用的并不多；常见的变换域算法包括DFT、DWT和DCT算法等，将水印信息嵌入到原始图像的变换系数中，这类方法通常结合人类视觉系统来决定水印的嵌入强度，可以将水印信息均匀分布到整张图像中。

在文献《基于DWT图像数字水印技术研究》中，文拥军分别给出了基于离散小波变换的灰度和彩色图像数字水印算法，利用小波域低频自带良好的抗攻击特性，实现了一种图像隐水印算法。但该方式存在如下缺点：考虑到图像质量的提升，对其像素进行离散小波变换是需要耗费大量的运算时间，若同时对大量图像进行数字水印的嵌入或提取，传统的CPU主机会面临性能的考量，此时便可考虑使用FPGA硬件对离散小波变换及其逆变换进行加速，以提升整体响应速度。

FPGA现场可编程门阵列因其强大的计算能力及足够的灵活性受到了人们的青睐，其可以使用定制硬件的方式加速复杂的计算任务。FPGA每个逻辑单元的功能在重编程的时候就已经确定，其无指令、无共享内存的体系结构使其比CPU甚至GPU运算效率更高。在特定的计算场景，使用FPGA作协处理器加速特定算法以提高系统运行效率的方法逐渐被应用。

发明内容

本发明的目的在于：为了解决目前利用离散小波变化及人类视觉识别系统对图像嵌入数字水印时，其水印嵌入及提取过程耗时较长导致系统响应较慢的问题，本发明提供一种基于FPGA的图像数字水印处理系统及其处理方法。

本发明为了实现上述目的具体采用以下技术方案：

一种基于FPGA的图像数字水印处理系统，包括提取加速算法模块、编写加速软核模块、加速任务调度模块、硬件虚拟化模块、FPGA高性能计算卡和控制主机模块；

提取加速算法模块：对图像数字水印处理流程进行分析，确定最消耗计算性能的关键算法，对离散小波变换及其逆变换进行加速；

编写加速软核模块：对加速算法使用硬件描述语言Verilog实现，即实现算法软核；

加速任务调度模块：控制控制主机模块对FPGA高性能计算卡加速任务进行调度；

硬件虚拟化模块：将FPGA高性能计算卡虚拟化为抽象计算平台，提供供应用程序调用的SDK环境；

FPGA高性能计算卡：包括CPLD芯片以及分别与CPLD芯片连接的12颗高性能FPGA芯片，12颗高性能FPGA芯片用于运行算法软核，CPLD芯片用于控制每颗FPGA芯片软核的加载和数据的输入输出；