[发明专利]存储器中子阵列之间的数据传送

说明书

本发明包含用于存储器中子阵列之间的数据传送的设备及方法。实例可包含第一存储器单元子阵列及第二存储器单元子阵列，其中所述第一子阵列的第一部分的存储器单元及所述第二子阵列的第一部分的存储器单元耦合到第一感测电路条带。第三存储器单元子阵列可包含耦合到第二感测电路条带的第一部分的存储器单元。所述第二子阵列的第二部分的存储器单元及所述第三子阵列的第二部分的存储器单元可耦合到第三感测电路条带。第二阵列的特定行可包含来自耦合到来自所述第二阵列中的所述第二部分的存储器单元的存储器单元的所述第二阵列中的所述第一部分的存储器单元的存储器单元。

技术领域

本发明大体上涉及半导体存储器及方法，且更特定来说，本发明涉及用于存储器中子阵列之间的数据传送的设备及方法。

背景技术

存储器装置通常被提供作为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在不供电时留存经存储数据提供永久数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。

电子系统通常包含若干处理资源(例如，一或多个处理器)，其可检索及执行指令且将经执行指令的结果存储到适当的位置。处理器可包括若干功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块，例如，所述组合逻辑块可用于通过对数据(例如，一或多个操作数)执行操作来执行指令。如本文使用，操作可为例如布尔运算，例如AND、OR、NOT、NAND、NOR及XOR及/或其它运算(例如，逆运算、移位运算、数学运算、统计运算以及许多其它可能运算)。举例来说，功能单元电路可用于经由若干逻辑运算对操作数执行算术运算，例如加法、减法、乘法及除法。

电子系统中的若干组件可涉及将指令提供到功能单元电路以供执行。所述指令可例如由处理资源(例如控制器及/或主机处理器)执行。数据(例如，将对其执行指令的操作数)可存储于可由功能单元电路存取的存储器阵列中。指令及数据可在功能单元电路开始对数据执行指令之前从存储器阵列检索且排序及/或缓冲。此外，因为不同类型的操作可通过功能单元电路在一或多个时钟循环中执行，所以指令及数据的中间结果也可被排序及/或缓冲。

在许多实例中，处理资源(例如，处理器及相关联的功能单元电路)可在存储器阵列外部，且经由处理资源与存储器阵列之间的总线存取数据以执行一组指令。处理性能可在存储器中处理装置中改进，其中处理器可内部地且接近存储器实施(例如，直接在与存储器阵列相同的芯片上实施)。存储器中处理装置可通过减少及/或消除外部通信而节省时间且还可节约电力。然而，执行除了处理操作之外的其它功能(例如读取及写入操作)的可能性可影响存储器中处理装置的数据处理时间。

发明内容

本发明的一个方面涉及一种设备。在一个实施例中，所述设备包括：第一存储器单元阵列(425-0)及第二存储器单元阵列(425-1)，其中所述第一阵列(425-0)的第一部分的存储器单元及所述第二阵列(425-1)的第一部分的存储器单元耦合到第一感测电路条带(424-1)；第三存储器单元阵列(425-2)，其中所述第三阵列(425-2)的第一部分的存储器单元耦合到第二感测电路条带(424-3)，且其中所述第二阵列(425-1)的第二部分的存储器单元及所述第三阵列(425-2)的第二部分的存储器单元耦合到第三感测电路条带(424-2)；且其中所述第二阵列(425-1)的特定行通过将来自所述第一部分的存储器单元的所述存储器单元耦合(461)到来自所述第二部分的存储器单元的邻近存储器单元包含来自耦合到来自所述第二阵列(425-1)中的所述第二部分的存储器单元的存储器单元的所述第二阵列(425-1)中的所述第一部分的存储器单元的存储器单元。