[发明专利]一种双向迟滞比较器在审
申请号: | 201810576510.1 | 申请日: | 2018-06-06 |
公开(公告)号: | CN108964639A | 公开(公告)日: | 2018-12-07 |
发明(设计)人: | 王俊翔;李威 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03K5/24 | 分类号: | H03K5/24 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 迟滞比较器 电路 模拟集成电路 传统的 失调量 迟滞 响应 引入 应用 | ||
本发明属于模拟集成电路技术领域,一种双向迟滞比较器。本发明与传统的迟滞比较器相比,主要实现迟滞作用的同时不引入失调量,并且提高了电路的响应速度;此外改电路还保持有稳定性及可靠性。该双向迟滞比较器结果简单,容易实现,具有应用价值。
技术领域
本发明属于模拟集成电路技术领域,尤其涉及上升翻转与下降翻转都存在迟滞作用的比较器。
背景技术
迟滞比较器在模拟集成电路领域是非常重要的基本电路,正常条件下,迟滞比较器只在单向存在一个迟滞量,即上升或者下降过程。但是这在另一个方向存在信号干扰可能出现输出误触,降低电路可靠性。
发明内容
本发明要解决的问题是针对以上问题,设计一款具有双向稳定的迟滞比较器,同时提高抗干扰能力,减小失调。
本发明技术方案如图所示,一种双向迟滞比较器,包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一反相器INV1、第二反相器INV2,第三反相器INV3、第四反相器INV4;第一PMOS管MP1源极接电源,其栅极接V1;第二PMOS管MP2源极接电源,栅极接V1;第三PMOS管MP3源极接电源,栅极接第一PMOS管MP1的漏极;第四PMOS管MP4源极接电源,栅极接第二PMOS管MP2的漏极;第一NMOS管MN1的漏极接第一PMOS管MP1的漏极,栅极接Va;;第二NMOS管MN2的漏极接第二PMOS管MP2的漏极,栅极接Vb;第三NMOS管MN3漏极接第一NMOS管MN1、第二NMOS管MN2的源极,栅极接V2,源极接地;第一反相器输入接第四PMOS管MP4的漏极,输出接第三PMOS管MP3的漏极;第二反相器输入接第三PMOS管MP3的漏极,输出接第四PMOS管MP4的漏极;第三反相器输入接第四PMOS管MP4的漏极,输出接第四反相器INV4;第四反相器输入接第三反相器输出,输出接out,为输出端。
附图说明
图1为本发明专利整体电路。
具体实施方式
为使本发明的上述特征和优点更加清晰,下面结合附图对本发明的具体实施方式做详细的说明。
Va和Vb是迟滞比较器的两个输入端,翻转电压为Va-Vb=Vos。输出Vc控制MP3的开启或截止,输出Vd控制MP4的开启或截止,从而控制输出out为高或者低。流过MP1,MP2的电流I,流过MN3的电流nI,其中1<n<2,从而决定迟滞量的大小。传统的比较器中,n=1,不存在迟滞量。令MP1,MP2偏置电流I,β为MOSFET的增益因子。
当Vb-Va>Vos1时:Vd下拉MP4打开,Vout输出为高,从而实现迟滞功能。
当Va-Vb>Vos2时:Vc下拉MP3打开,Vout输出为低,从而实现迟滞功能。
无论Vb大于Va,或者Va大于Vb,电路都存在一定的迟滞量,并且电路为基本的五管对称电路,没有因为迟滞作用而引入失调;Vc,Vd都属于下拉电位,下拉速度快,对于快速响应电路的应用能有提升作用;当Vc为高,MP3关断,此时MP3的漏电位悬空,因此需要将MP4的漏端通过一个反相器连接到MP3漏端,避免因此产生的干扰电位对输出的影响,提高电路的稳定性。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810576510.1/2.html,转载请声明来源钻瓜专利网。