[发明专利]具有金属通孔的半导体器件

说明书

一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定有源区。有源鳍位于所述有源区中。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度且与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。本公开提供一种具有新颖的互连结构的半导体器件，所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。

[相关申请的交叉参考]

本申请主张在2017年6月08日在韩国知识产权局提出申请的韩国专利申请第10-2017-0071676号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。

技术领域

本发明概念的示例性实施例涉及一种半导体器件，且更具体来说涉及一种具有金属通孔的半导体器件。

背景技术

在例如逻辑电路及存储器等一些半导体器件中，已使用例如接触塞等互连结构来连接到后道工序(back end of line，BEOL)的金属线以及源极及漏极。

在高度集成的半导体器件中，线宽度及/或节距可减小或者布线可变得相对复杂，且可能会出现与和互连结构相邻的组件之间的不期望的短接缺陷(short defect)。

发明内容

本发明概念的示例性实施例提供一种具有新颖的互连结构的半导体器件，所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。

根据本发明概念的示例性实施例，一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定有源区。有源鳍位于所述有源区中且在第一方向上延伸。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与所述第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且沿与所述衬底的所述上表面正交的所述方向与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度，且沿与所述衬底的所述上表面正交的所述方向与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。

根据本发明概念的示例性实施例，一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定第一有源区及第二有源区。第一有源鳍及第二有源鳍分别位于所述第一有源区及所述第二有源区中，且在第一方向上延伸。第一栅极结构及第二栅极结构沿与所述衬底的上表面正交的方向分别与所述第一有源鳍及所述第二有源鳍交叠，且在与所述第一方向相交的第二方向上延伸。第一源极/漏极区及第二源极/漏极区分别设置在所述第一有源鳍及所述第二有源鳍上。第一接触塞及第二接触塞分别连接到所述第一源极/漏极区及所述第二源极/漏极区。所述第一接触塞沿与所述衬底的所述上表面正交的所述方向与所述第一有源鳍交叠。金属通孔位于所述衬底上方的比所述第一接触塞的上表面高的第一水平高度，且沿与所述衬底的所述上表面正交的所述方向与所述第一有源区间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述第一接触塞的上部部分延伸到所述金属通孔。

根据本发明概念的示例性实施例，一种半导体器件包括有源区，所述有源区具有上表面，在所述上表面中界定有多个有源鳍。栅极结构沿与所述衬底的上表面正交的方向与所述多个有源鳍中的至少一个有源鳍交叠。源极/漏极区设置在所述多个有源鳍上。接触塞具有下表面，所述下表面连接到所述源极/漏极区。金属通孔沿与所述衬底的所述上表面正交的所述方向与所述接触塞间隔开，且位于所述衬底上方的比所述接触塞的上表面高的第一水平高度。金属线位于比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层具有与所述接触塞的所述上表面实质上共面的上表面，从所述接触塞的上部部分延伸并连接到所述金属通孔。