[发明专利]DDR电路的仿真方法、系统及走线结构

说明书

本申请适用于DDR SDRAM技术领域，提供了一种DDR电路的仿真方法、系统及走线结构，其中仿真方法包括：对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。本申请实施例可以使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。

技术领域

本申请属于DDR(Double Data Rate，双倍数据速率)SDRAM(Synchronous DynamicRandom Access Memory，同步动态随机存储器)技术领域，尤其涉及一种DDR电路的仿真方法、系统及走线结构。

背景技术

DDR是目前的主流内存规范，各大芯片组厂商的主流产品均可支持DDR的应用。DDR内存具有双倍速率传输数据的特性，在时钟信号的上升沿与下降沿均可进行数据处理，数据传输率为SDR(Single Data Rate，单倍数据速率)SDRAM的2倍。

然而，现有的DDR电路的走线结构中，信号走线层的信号链路的目标阻抗不连续，严重影响了DDR电路的信号完整性，从而降低了DDR电路的信号质量。

发明内容

有鉴于此，本申请实施例提供了DDR电路的仿真方法、系统及走线结构，以解决现有的DDR电路的走线结构中，信号走线层的信号链路的目标阻抗不连续的问题，严重影响了DDR电路的信号完整性，从而降低了DDR电路的信号质量的问题。

本申请实施例的第一方面提供了一种DDR电路的仿真方法，其包括：

对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；

确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；

根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；

返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。

本申请实施例的第二方面提供了一种DDR电路的仿真系统，其包括：

布局布线设计模块，用于对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；

阻抗值确定模块，用于确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；

挖空面积确定模块，用于根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；

返回模块，用于返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。

本申请实施例的第三方面提供了一种DDR电路的走线结构，基于上述仿真方法或上述仿真系统实现，所述走线结构包括信号走线层和参考平面；

所述参考平面的所述走线位置处开有面积等于所述挖空面积的通孔；

所述信号走线层开有过孔，所述走线位置为所述过孔所在位置。

本申请实施例的第四方面提供了一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤

本申请实施例的第五方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。