[发明专利]半导体结构及其制作方法

说明书

本发明公开一种半导体结构及其制作方法，该半导体结构包含一底材，其上具有多个鳍状结构；一绝缘氧化结构，设于该底材中，该绝缘氧化结构介于两个相邻的所述鳍状结构之间，其中该绝缘氧化结构具有一下凹的弧形顶面；一栅极，设于该多个鳍状结构上；一栅极介电层，设于该栅极与该多个鳍状结构之间；以及一漏极/源极掺杂区，设于各该多个鳍状结构中。

技术领域

本发明涉及一种半导体结构及其制造方法，更具体来说，是一种鳍式场效晶体管(FinFET)元件结构。

背景技术

半导体存储器装置的更高集成度有助于满足消费者对卓越性能和低廉价格的需求。然而，随着芯片或管芯中电路元件的密度增加，相邻元件之间的距离变得越来越小，半导体制作工艺也遭遇到越来越多的挑战。

在制造纳米级鳍式场效晶体管元件的过程中，高分子聚合物的残留已成为一个严重的问题。在鳍片结构上图案化虚设多晶硅栅极之后，高分子聚合物残留物可能残存在芯片上并引起可靠性问题。高分子聚合物残留物倾向于积聚在向上突出的鳍片的侧壁与周围的浅沟槽隔离(STI)区域的顶部表面之间的不平顺的拐角处。这些高分子聚合物残余物难以被去除，并且可能在随后的置换金属栅极(RMG)制作工艺中导致在源极/漏极区域形成硅孔洞。

发明内容

本发明的主要目的在于提供一种改良的鳍式场效晶体管(FinFET)元件结构及其制造方法，以解决上述现有技术的不足与缺点。

根据一实施例，本发明半导体结构，包含一底材，其上具有多个鳍状结构；一绝缘氧化结构，设于该底材中，该绝缘氧化结构介于两个相邻的所述鳍状结构之间，其中该绝缘氧化结构具有一下凹的弧形顶面；一栅极，设于该多个鳍状结构上；一栅极介电层，设于该栅极与该多个鳍状结构之间；以及一漏极/源极掺杂区，设于各该多个鳍状结构中。

根据另一实施例，本发明半导体结构，包含一底材，其上具有一鳍状结构；一第一绝缘氧化结构，具有一第一弧形顶面，设于该鳍状结构的一侧；一第二绝缘氧化结构，具有一第二弧形顶面，相对于该第一绝缘氧化结构设于该鳍状结构的另一侧，其中该第一绝缘氧化结构与该第二绝缘氧化结构具有不同的深度；一栅极，设于该鳍状结构上；一栅极介电层，设于该栅极与该鳍状结构之间；以及一漏极/源极掺杂区，设于该鳍状结构中。

本发明另公开一种制作半导体元件的方法。首先提供一底材，其上具有一鳍状结构；再于该鳍状结构的一侧形成一第一绝缘氧化结构，具有一第一弧形顶面。接着，相对于该第一绝缘氧化结构的该鳍状结构的另一侧形成一第二绝缘氧化结构，具有一第二弧形顶面，其中该第一绝缘氧化结构与该第二绝缘氧化结构具有不同的深度。再于该鳍状结构上形成一栅极。再于该鳍状结构中形成一漏极/源极掺杂区。

本发明通过在绝缘氧化结构或浅沟绝缘区域形成下凹的弧形顶面，避免在与相邻的鳍片或鳍状结构的侧壁相连处产生不平顺的拐角，以解决聚合物残留物积聚问题并防止在源极/漏极区域造成硅空洞。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图8例示本发明实施例一种制作半导体元件的方法的示意图，其中，

图1～图5为剖面示意图；

图4为鳍状结构的放大示意图；

图6例示在鳍状结构和绝缘氧化结构上形成虚设栅极后的立体侧视图；

图7例示在虚设栅极两侧的鳍状结构中形成漏极/源极掺杂区后的立体侧视图；

图8例示完成置换金属栅极工艺后的立体侧视图。

主要元件符号说明

10 底材

101～105 鳍状结构