[发明专利]一种二元BCH码伴随式矩阵的实现方法

说明书

本发明公开了一种二元BCH码伴随式矩阵的实现方法，其实现过程为，首先从Flash中接收码字多项式，计算伴随多项式；根据Horner准则，获取迭代伴随式多项式，该迭代伴随式为串行迭代多项式；将步骤二中的伴随式多项式进行分解，然后进行并行化计算；计算出所有伴随式多项式的值，再根据得到的伴随式的值是否全为0，来判断输入码字中是否有错误。该一种二元BCH码伴随式矩阵的实现方法与现有技术相比，提高的算法的计算效率，有效降低了电路的复杂度，提高了ECC的运行速度，减小了占用资源的面积，能够准确的解决单粒子翻转导致的存储错误问题，实用性强，适用范围广泛，易于推广。

技术领域

本发明涉及纠错编码技术领域，尤具体地说是一种实用性强、二元BCH码伴随式矩阵的实现方法。

背景技术

随着电子通信技术飞速发展，大容量数据存储渐渐发挥其重要的作用。NAND闪存作为存储介质具有非易失、容量大的优点被广泛的应用，然而，NAND闪存又有其自身的缺点：1)由于工艺原因，在生产及使用过程中会产生坏块；2)由于存储单元问题，使用时可能有个别比特翻转，以及空间环境的辐射也可能导致存储器翻转，即单粒子翻转导致差错。因此，如何纠错编码成为NAND闪存能否可靠存储的关键问题，而解决存储系统容错性的重要手段就是在电子系统中加入ECC(Error Correcting Code)纠错码。

BCH码是由Bose、Chaudhuri、Hocquenghem码构成的一类可以纠正多个随机错的循环码，它能够获得更高的编码增益和更好的纠错性能。BCH码常用的解码器结构分为四步，如图1所示。

1)根据接收码字计算校正子，即伴随式多项式S＝(S₁，S₂，…，S_2t)；

2)解关键方程得到错误位置多项式σ(x)；

3)找出σ(x)的根的倒数，即错误位置

4)根据错误位置纠正接收字。

但是现有的纠错过程都是通过串行运算进行的，电路复杂度高，而且每次运算都会耗时较长，ECC运行速度较慢，占用资源的面积较大，基于此，一种二元BCH码伴随式多项式算法的并行运算的硬件实现方案及优化有限域乘法运算来减小关键路径时延的方法。

发明内容

本发明的技术任务是针对以上不足之处，提供一种实用性强、二元BCH码伴随式矩阵的实现方法。

一种二元BCH码伴随式矩阵的实现方法，其实现过程为，

一、首先从Flash中接收码字多项式，计算伴随多项式；

二、根据Horner准则，获取迭代伴随式多项式，该迭代伴随式为串行迭代多项式；

三、将步骤二中的伴随式多项式进行分解，然后进行并行化计算；

四、计算出所有伴随式多项式的值，再根据得到的伴随式的值是否全为0，来判断输入码字中是否有错误：如果伴随式全为0，说明输入码字无错误，可以直接输出使用；如果伴随式不全为0，说明输入码字存在错误，需要进行后续的计算得到错误位置多项式，并进行纠错处理。