[发明专利]一种增强型高电子迁移率晶体管及其制备方法

说明书

本发明公开了一种增强型高电子迁移率晶体管。该晶体管包括依次层叠的衬底层、沟道层和势垒层；p型栅极，位于势垒层远离衬底层的一侧；阻挡介质层，位于p型栅极远离衬底层的一侧；阻挡介质层为绝缘材料；栅极金属层，位于阻挡介质层远离所述p型栅极的一侧；源极和漏极，源极和漏极位于势垒层远离衬底层的一侧。本发明实施例提供的增强型高电子迁移率晶体管，通过在p型栅极和栅极金属层之间插入阻挡介质层，阻挡介质层可以较大幅度地提高增强型高电子迁移率晶体管的p型栅极的击穿电压，同时提高增强型高电子迁移率晶体管的阈值电压，提高栅极电压的最大摆幅，提高增强型高电子迁移率晶体管的性能。

技术领域

本发明实施例涉及半导体器件技术领域，尤其涉及一种增强型高电子迁移率晶体管及其制备方法。

背景技术

氮化镓是一种半导体材料，具有禁带宽度大、电子饱和漂移速度高、击穿场强高以及导热性能好等特点，成为一种重要的第三代半导体材料。在电子器件领域，相比硅材料，氮化镓材料更适合于制造高温、高频、高压和大功率器件，具有很好的应用前景。

对于常关的增强型氮化镓晶体管器件，其开启电压通常较大，击穿电压与开启电压之间的差值较小，因此，施加于增强型氮化镓晶体管的电压的摆幅较小；其中，摆幅是指，施加于增强型氮化镓晶体管的最大电压与开启电压之间的差值。摆幅太小使得施加于栅极的电压的峰值不能太大，导致器件的耐压性差，对电路设计和器件应用造成困扰，严重影响器件和工作电路的可靠性。

发明内容

本发明提供一种增强型高电子迁移率晶体管及其制备方法，以实现提高增强型高电子迁移率晶体管的击穿电压。

第一方面，本发明实施例提供了增强型高电子迁移率晶体管，该晶体管包括依次层叠的衬底层、沟道层和势垒层；

p型栅极，位于所述势垒层远离所述衬底层的一侧；

阻挡介质层，位于所述p型栅极远离所述衬底层的一侧；所述阻挡介质层为绝缘材料；

栅极金属层，位于所述阻挡介质层远离所述p型栅极的一侧；

源极和漏极，所述源极和所述漏极位于所述势垒层远离所述衬底层的一侧

进一步地，所述阻挡介质层的厚度为1-20nm。

进一步地，所述沟道层为氮化镓材料；

所述势垒层为铝镓氮材料；

所述p型栅极为p型掺杂的氮化镓材料。

进一步地，所述阻挡介质层为氮化铝、氟化石墨烯或六方氮化硼材料。

进一步地，在所述阻挡介质层和所述p型栅极之间，还包括位错缓冲层。

进一步地，所述位错缓冲层为氟化石墨烯材料。

进一步地，所述位错缓冲层的厚度小于所述阻挡介质层的厚度。

进一步地，所述阻挡介质层为钝化处理的p型栅极材料。

进一步地，在所述p型栅极和所述源极之间，以及在所述p型栅极和所述漏极之间，还包括隔离层；

所述隔离层为钝化处理的p型栅极材料。

进一步地，所述钝化处理包括氢等离子钝化处理。

进一步地，所述p型栅极的厚度大于所述隔离层的厚度；或

所述p型栅极的厚度等于所述隔离层的厚度。

进一步地，所述阻挡介质层包括镂空图形，所述栅极金属层通过所述镂空图形与所述p型栅极接触。

进一步地，所述镂空图形为周期性排布。