[发明专利]具有选择性生成的2DEG沟道的常关型HEMT晶体管及其制造方法

权利要求书

1.一种常关型高电子迁移率晶体管HEMT，包括：

半导体异质结构，包括半导体沟道层以及在所述沟道层上的半导体势垒层；

所述异质结构内的二维传导沟道；

与所述势垒层的第一区域接触的外延绝缘层；以及

栅极区域，延伸穿过所述外延绝缘层的整个厚度，并且包括栅极电介质和栅极金属化物，所述栅极区域与所述势垒层的第二区域接触，

其中所述势垒层和所述外延绝缘层具有晶格常数的失配，所述晶格常数的失配在所述势垒层的所述第一区域中生成机械应力，引起在位于所述势垒层的所述第一区域下方的所述二维传导沟道的第一部分中的第一电子浓度，所述第一电子浓度大于位于所述势垒层的所述第二区域下方的、所述二维传导沟道的第二部分中的第二电子浓度。

2.根据权利要求1所述的常关型高电子迁移率晶体管HEMT，其中所述二维传导沟道的所述第二电子浓度基本上为零。

3.根据权利要求1所述的常关型高电子迁移率晶体管HEMT，其中所述异质结构被配置为使得在没有所述外延绝缘层的情况下，不形成二维传导沟道。

4.根据权利要求1所述的常关型高电子迁移率晶体管HEMT，其中所述沟道层和所述势垒层由相应化合物材料制成，所述化合物材料包括III-V族元素，并且其中所述外延绝缘层由使得所述外延绝缘层和所述势垒层之间的所述晶格常数的失配处在1％至20％的范围内的材料制成。

5.根据权利要求1所述的常关型高电子迁移率晶体管HEMT，其中所述外延绝缘层由氧化镍制成，并且其中所述势垒层由氮化铝镓制成，所述势垒层具有处在5％至20％的范围内的铝的摩尔浓度，并且所述势垒层具有5nm至30nm范围内的厚度。

6.根据权利要求1所述的常关型高电子迁移率晶体管HEMT，还包括：

源极电极，在所述栅极区域的第一侧上延伸穿过所述外延绝缘层和所述势垒层的整个厚度，终止于所述势垒层和所述沟道层之间的界面处；以及

漏极电极，在所述栅极区域的第二侧上延伸穿过所述外延绝缘层和所述势垒层的整个厚度，并终止于所述势垒层和所述沟道层之间的所述界面处，所述栅极区域的所述第二侧与所述栅极区域的所述第一侧相对，并且

其中所述栅极电介质与所述势垒层的所述第二区域接触，而不产生将形成所述二维传导沟道的机械应力。

7.根据权利要求1所述的常关型高电子迁移率晶体管HEMT，还包括：

在所述沟道层下方延伸的缓冲层，所述缓冲层包括被配置为生成陷阱态的杂质，所述陷阱态促进从所述缓冲层发射空穴，由此在所述缓冲层内形成负电荷层；

在所述缓冲层和所述沟道层之间延伸的P型掺杂半导体材料的空穴提供层；

源极电极，在所述栅极区域的第一侧上延伸并且与所述空穴提供层直接电接触；以及

漏极电极，在所述栅极区域的第二侧上延伸穿过所述外延绝缘层的整个厚度并穿过所述势垒层，并终止于所述势垒层和所述沟道层之间的界面处，所述栅极区域的所述第二侧与所述栅极区域的所述第一侧相对。

8.一种用于制造常关型HEMT晶体管的方法，包括：

形成异质结构，包括形成沟道层并在所述沟道层上形成势垒层；

在所述异质结构内生成二维传导沟道；

形成与所述势垒层的第一区域接触的外延绝缘层；以及

形成穿过所述外延绝缘层的整个厚度的栅极区域，包括形成与所述势垒层的第二区域接触的栅极电介质和在所述栅极电介质上的栅极金属化物，

其中形成所述势垒层和所述外延绝缘层包括：仅在所述势垒层的所述第一区域中生成机械应力，所述机械应力是由所述势垒层和所述外延绝缘层之间的晶格常数的失配而导致的，所述机械应力引起在位于所述势垒层的所述第一区域下方的所述二维传导沟道的第一部分中的第一电子浓度，所述第一电子浓度大于位于所述势垒层的所述第二区域下方的所述二维传导沟道的第二部分中的第二电子浓度。

9.根据权利要求8所述的方法，其中所述二维传导沟道的所述第二电子浓度基本上为零。