[发明专利]半导体装置的制造方法

说明书

一种半导体装置的制造方法包含在半导体基板上形成通道区域。在通道区域上形成介面层。使用三甲基铝(TMA)处理介面层。在使用TMA处理介面层之后在介面层上形成高介电常数(高介电常数)介电质层。在高介电常数介电质层上形成栅极。使用TMA处理介面层和形成高介电常数介电质层是在同一腔室中进行。在使用TMA处理介面层之前退火介面层。退火介面层和使用TMA处理介面层是在不同的腔室中进行。

技术领域

本揭示涉及一种半导体装置的制造方法。

背景技术

使用有意生长的介面层(interfacial layer,IL)以便在通道区域和栅极绝缘体之间配置良好的介面，特别是使用高介电常数(高介电常数)介电质(例如二氧化铪(HfO₂)、硅酸铪(HfSiO₄)、二氧化锆(ZrO₂)、硅酸锆(ZrSiO₄)等)，并以抑制金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistors,MOSFET)中通道载子迁移率的降低。

然而，当通道区域含有硅锗时，介面层的形成常常会导致介面层表面上的悬键。悬键会降低通道区域的电子迁移率。去除悬键的方法之一是在通道区域上磊晶生长覆盖层。然而附加的覆盖层会增加通道区域的厚度，并使元件的尺寸必须因此妥协。

发明内容

本揭露内容的一态样提供一种制造半导体装置的方法，包含下列步骤：形成通道区域于半导体基板上；形成介面层于通道区域上；使用三甲基铝处理介面层；在使用三甲基铝处理介面层之后，在介面层上形成一高介电常数介电质层；以及形成栅极于高介电常数介电质层上。

附图说明

当结合附图阅读时，根据以下详细描述可以最好地理解本揭露的各方面。应注意，根据业界的标准惯例，各种特征并未按比例绘制。实际上，为了清楚讨论，各种特征的尺寸可以任意增加或减小。

图1绘示根据本揭露的部分实施例中制造半导体装置的方法的流程图；

图2至图18是根据本揭露的部分实施例中在替换栅极堆叠形成制程中处于不同阶段的部分的半导体装置的横截面图；以及

图19A至图19D是根据本揭露的部分实施例中介面层处理制程中部分的半导体装置的横截面图。

具体实施方式

以下公开提供了用于实现所提供的主题的不同特征的许多不同实施例或示例。以下描述组件和布置的具体示例以简化本揭露。当然，这些仅仅是示例，并不意在限制。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包含其中第一特征和第二特征形成为直接接触的实施例，并且还可以包含其中可以在第一特征和第二特征之间形成额外特征，使得第一特征和第二特征可以不直接接触。另外，本揭露可以在各种示例中重复附图标记和/或文字。这种重复是为了简单和清楚的目的，并且本身并不指定所讨论的各种实施例和/或配置之间的关系。

此外，为了便于描述，在此可以使用例如“在...之下”、“在...下方”、“低于”、“在...之上”、“高于”等等的空间相对术语来描述一个元件或特征与如附图所示的另一个元件或特征的关系。除了附图中描绘的方向之外，空间相对术语旨在涵盖使用或操作中的装置的不同方位。此装置可以以其他方式定向(旋转90度或在其他方位)并且同样可以相应地解释这里使用的空间相关描述符号。

鳍片可以透过任何合适的方法来图案化。例如，可以使用一种或多种光刻制程(包括双重图案化或多重图案化制程)来图案化鳍片。通常，双重图案化或多重图案化制程结合了光刻和自对准制程，从而允许创建具有例如比使用单一直接光刻制程可获得的间距小的间距的图案。例如，在一个实施例中，在基板上方形成牺牲层并使用光刻制程进行图案化。使用自对准制程沿着图案化的牺牲层形成间隔物。然后移除牺牲层，接着可以使用其余的间隔物来图案化鳍片。