[发明专利]一种制作不同深度隔离沟槽的方法在审
| 申请号： | 201810590023.0 | 申请日： | 2018-06-08 |
| 公开（公告）号： | CN108807261A | 公开（公告）日： | 2018-11-13 |
| 发明（设计）人： | 吴亚贞;刘宪周;王百钱 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/311 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 隔离沟槽 第二区域 第一区域 衬垫氧化层 衬底 刻蚀 密度分布 掩膜层 工艺流程 暴露 比对 制作 | ||
1.一种制作不同深度的隔离沟槽的方法，其特征在于，包括：
步骤一：在包含第一区域和第二区域的一衬底上由下至上依次形成衬垫氧化层和掩膜层，其中，所述第二区域待形成的隔离沟槽的孔径大于所述第一区域待形成的隔离沟槽的孔径，所述第二区域待形成的隔离沟槽的密度分布小于所述第一区域待形成的隔离沟槽的密度分布；
步骤二：进行第一次刻蚀，依次刻蚀所述掩膜层和所述衬垫氧化层，至所述第二区域暴露部分所述衬底，所述第一区域剩余部分厚度的所述衬垫氧化层；
步骤三：进行第二次刻蚀，采用高刻蚀选择比对暴露出的所述衬底与所述衬垫氧化层进行刻蚀，使得所述第二区域内形成的隔离沟槽的深度大于所述第一区域内形成的隔离沟槽的深度。
2.根据权利要求1所述的制作不同深度的隔离沟槽的方法，其特征在于，步骤三中所述高刻蚀选择比为：10:1。
3.根据权利要求1所述的制作不同深度的隔离沟槽的方法，其特征在于：步骤二中第一区域剩余的所述衬垫氧化层的厚度范围为：
4.根据权利要求1所述的制作不同深度的隔离沟槽的方法，其特征在于：所述衬垫氧化层的材质为二氧化硅。
5.根据权利要求4所述的制作不同深度的隔离沟槽的方法，其特征在于：所述衬垫氧化层的厚度范围为：
6.根据权利要求1所述的制作不同深度的隔离沟槽的方法，其特征在于：所述掩模层的材质为氮化硅。
7.根据权利要求6所述的制作不同深度的隔离沟槽的方法，其特征在于：所述掩模层的厚度范围为：
8.根据权利要求1所述的制作不同深度的隔离沟槽的方法，其特征在于：所述第一区域隔离沟槽的孔径范围为：0.08μm-0.15μm。
9.根据权利要求1所述的制作不同深度的隔离沟槽的方法，其特征在于：所述第二区域隔离沟槽的孔径范围为：0.25μm-0.5μm。
10.根据权利要求1所述的制作不同深度的隔离沟槽的方法，其特征在于：所述第一次刻蚀与所述第二次刻蚀均为干法刻蚀。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810590023.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
