[发明专利]一种基于Polar码的码率自适应方法

说明书

本发明公开了一种基于Polar码的码率自适应方法，包括如下步骤：计算各存储单元比特的巴氏参数，选择巴氏参数较低的存储单元比特为信息位构造Polar码原码；构造好的Polar码原码经过Polar码编码器得到编码序列，并通过格雷映射得到比特对序列；对比特对序列进行码率自适应设计，得到删余后剩余的存储码字；仅将删余后剩余码字经过MLC型NAND闪存存储信道进行传输；经过读取操作得到可能被信道噪声干扰了的读取码字；将读取码字送至Polar码自适应译码器进行初始化操作；得到译码码字以实现存储数据的输出。本发明根据MLC型闪存存储信道特性，实现Polar码的码率自适应构造设计，以提升存储系统的整体性能和效率。

技术领域

本发明涉及信息存储技术领域，具体涉及一种MLC型NAND闪存中基于Polar码的码率自适应方法。

背景技术

近年来，随着对存储容量要求的不断提高，进一步加速了NAND存储技术的发展。其中，多级存储单元(Multi-Level Cell,MLC)凭借其存储容量大，单位存储成本低以及功耗小等特点成为目前存储市场上的主流产品。然而，随着存储密度的增大及单元尺寸的减小，导致降低MLC型NAND闪存的可靠性。如何在高密度存储中实现数据的可靠性存储正成为现阶段存储领域研究的重点之一。

NAND闪存的基本数据存储单元是浮置栅单元，可以简称其为存储单元(Cell)。通过对浮置栅单元进行充电，使其电压值达到不同的阈值范围以表示不同的数据来进行数据存储。闪存存储技术的发展使其一个存储单元中能够存储的比特数从1bit/cell、2bit/cell增加到3bit/cell等。MLC型NAND闪存中，每个存储单元可以存储2个信息比特。正是由于闪存的每个存储单元中存储比特个数的增加，导致电压阈值窗口分布之间的间隙变小，对于闪存中存储数据正确读取的难度也会进一步加大，导致译码失败，进而降低闪存数据存储的可靠性及使用寿命。

信道编码可有效的改善存储可靠性、延长其使用寿命，而传统的纠错码受限于其纠错能力，无法满足MLC型NAND闪存中数据可靠性存储的要求。因此，容量限可达的Polar码凭借其更强的纠错性能在MLC型NAND闪存中的应用引起了广泛的关注。

所以，基于Polar码的编码技术来研究高密度、低功耗闪存存储可靠性问题对提升MLC闪存存储器的综合性能有着深远意义。

发明内容

发明目的：为了克服现有技术中存在的不足，提供一种MLC型NAND闪存中基于Polar码的码率自适应方法，根据MLC型闪存存储信道特性，实现Polar码的码率自适应构造设计，优化MLC存储使用期内不同阶段的系统性能，以提升存储系统的整体性能和效率。

技术方案：为实现上述目的，本发明提供一种基于Polar码的码率自适应方法，包括如下步骤：

1)计算各存储单元比特的巴氏参数选择巴氏参数较低的存储单元比特为信息位构造Polar码原码u；

2)构造好的Polar码原码u经过Polar码编码器得到编码序列x，并通过格雷映射得到比特对序列v；

3)对比特对序列v进行码率自适应设计，得到删余后剩余的存储码字v′；

4)仅将删余后剩余码字v′经过MLC型NAND闪存存储信道进行传输；

5)经过读取操作得到可能被信道噪声干扰了的读取码字y′；

6)将读取码字y′送至Polar码自适应译码器进行初始化操作，将删余位信息补齐，即删余位置处似然比赋值为1；

7)将补充完整后的码字序列通过Polar码译码得到译码码字以实现存储数据的输出。

进一步地，所述步骤1中各存储单元比特的巴氏参数的计算方法为：