[发明专利]一种视频光端机时钟电路系统

权利要求书

1.一种视频光端机时钟电路系统，其特征在于，其系统结构包括光端发送机和光端接收机；所述光端发送机、光端接收机之间以光纤为传输介质，进行DVI信号的远距离传输；时钟信号由所述光端发送机传递到光端接收机，维持光端发送机、光端接收机时钟同源；

所述光端发送机包括：编码器芯片、FPGA、光模块、时钟芯片；所述编码器芯片负责标准DVI信号到并行信号的转换，并产生相应的像素时钟信号；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述光模块负责电信号、光信号转换；所述时钟芯片负责产生多种时钟信号；

所述光端接收机包括：光模块、FPGA、解码器芯片、晶振；所述光模块负责电信号、光信号转换；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述解码器芯片负责并行信号到标准DVI信号的转换，并提供给外接显示设备；所述晶振负责生产FPGA GTP所需基准时钟信号。

2.根据权利要求1所述一种视频光端机时钟电路系统，其特征在于，某一特定分辨率下，标准DVI信号经过所述光端发送机的编码器芯片后产生24为并行像素信号和对应像素时钟fw。

3.根据权利要求2所述一种视频光端机时钟电路系统，其特征在于，光端发送机的FPGA中设置FIFO(1)、FPGA Aurora IP核；

所述光端发送机的FPGA收到所述时钟fw，所述FPGA内部将时钟fw转成两路同频时钟，其中一路提供给FIFO(1)用于作为向FIFO(1)写像素数据的时钟，另一路提供给所述光端发送机的时钟芯片。

4.根据权利要求3所述一种视频光端机时钟电路系统，其特征在于，所述光端发送机的FPGA通过I2C接口配置所述光端发送机的时钟芯片产生差分同频时钟信号，该差分同频时钟作为FPGA GTP的基准时钟。

5.根据权利要求4所述一种视频光端机时钟电路系统，其特征在于，所述差分同频时钟经过光端发送机的FPGA Aurora IP核形成单端时钟User_clk，所述单端时钟作为读取FIFO(1)中数据的时钟。

6.根据权利要求5所述一种视频光端机时钟电路系统，其特征在于，所述光端发送机的FPGA Aurora IP核将单端时钟信号编码后通过光纤传递给所述光端接收机。

7.根据权利要求1至6任一所述一种视频光端机时钟电路系统，其特征在于，所述光端接收机的FPGA中设置FIFO(2)、FPGA Aurora IP核；

所述光端接收机使用FPGA Aurora IP核，转换出所述光端发送机传递来的时钟信号Re_GTP_Refclk_1。

8.根据权利要求7所述一种视频光端机时钟电路系统，其特征在于，所述时钟信号Re_GTP_Refclk_1为读取FIFO(2)中像素信息、写入所述解码器芯片像素信息的时钟信号fr；所述光端发送机中像素时钟fw与光端接收机中时钟信号fr同源同频。

9.根据权利要求8所述一种视频光端机时钟电路系统，其特征在于，所述光端接收机的FPGA Aurora IP核接收所述晶振提供的时钟信号，转换为写入FIFO(2)像素信息的时钟信号。

10.根据权利要求9所述一种视频光端机时钟电路系统，其特征在于，所述光端发送机分辨率改变时，所述光端发送机的FPGA通过I2C接口配置光端发送机的时钟芯片，产生与所述像素时钟fw相同的时钟信号。